说明:在Quartus软件中用Verilog HDL编写的D触发器的源代码-In the the Quartus software using the Verilog HDL prepared D flip-flop the source code <徐鑫> 在 2025-02-03 上传
| 大小:2kb | 下载:0
说明:在QuartusII软件中用Verilog HDL编写的关于分频器的源代码-With in QuartusII software written in Verilog HDL source code of the divider <徐鑫> 在 2025-02-03 上传
| 大小:2kb | 下载:0
说明:低通滤波器,基于eda使用vhdl语言实现数字滤波的功能-Low-pass filter, based on the the EDA use VHDL language digital filtering function <候金成> 在 2025-02-03 上传
| 大小:1kb | 下载:0
说明:自己用VerilogHDL语言编写的时钟程序,包括时钟进位计数模块,数码管显示模块和闹钟模块。在cpld芯片上经测试有效(开发环境没找到VerilogHDL,就选了VHDL,其实他们不一样的……)-Clock with Verilog HDL language written procedures, including clock binary counter module, digital display and alarm modu <潘昕> 在 2025-02-03 上传
| 大小:1kb | 下载:0
说明:12秒定时控制电路:
当12秒定时时间结束时,L1指示灯熄灭,L2指示灯以每秒5次速度闪烁。-12 seconds timing control circuit: When the 12 seconds when the timer expires, the indicator goes off L1 L2 indicator flashes 5 times per second speed. <自行车> 在 2025-02-03 上传
| 大小:4kb | 下载:0