资源列表
[VHDL编程] simple_spi_latest.tar
说明:A code a motorola compliant spi<Atin> 在 2025-02-03 上传 | 大小:562kb | 下载:0
[VHDL编程] data_convert
说明:二进制码变换设计,完整的设计工程文件在data_convert文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder<xiebaiyuan> 在 2025-02-03 上传 | 大小:1.86mb | 下载:0
[VHDL编程] counter
说明:四位计数器设计,完整的设计工程文件在counter文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder...<xiebaiyuan> 在 2025-02-03 上传 | 大小:1.09mb | 下载:0
[VHDL编程] multiplier_ip
说明:基于IP核的乘法器设计,完整的设计工程文件在multiplier_ip文件夹下-IP-based core multiplier design, complete design engineering file multiplier_ip file folder<xiebaiyuan> 在 2025-02-03 上传 | 大小:3.3mb | 下载:0
[VHDL编程] Verilog-coding-style-in-asic-design
说明:该文档描述了ASIC芯片设计的verilog编程规范,这对芯片的正常流片极重要。-This document describes the verilog coding style in asic design.<江豪> 在 2025-02-03 上传 | 大小:164kb | 下载:0
[VHDL编程] asyn_fifo_bk
说明:该verilog代码位手动编写的异步fifo。-This code is manually generated asychronous fifo.<江豪> 在 2025-02-03 上传 | 大小:3.1mb | 下载:0