资源列表

« 1 2 ... .28 .29 .30 .31 .32 3233.34 .35 .36 .37 .38 ... 4311 »

[VHDL编程fpu_v19

说明:浮点数运算的VHDL代码实例,实现CPU浮点运算-failed to translate
<wujae> 在 2025-02-03 上传 | 大小:330kb | 下载:0

[VHDL编程VHDL

说明:VGA图像显示控制器设计.基于VHDL描述的VGA显示控制器,通过FPGA控制CRT显示器显示色彩和图形。完成的功能包括64种纯色的显示、横向和纵向彩色条幅的显示以及正方形色块的运动与控制。-VGA image display controller design based on VHDL descr iption of a VGA display controller, FPGA control CRT display color a
<李丛阳> 在 2025-02-03 上传 | 大小:936kb | 下载:0

[VHDL编程func_gen

说明:实现一个简易函数信号发生器的功能。系统上电后,默认输出低电平(无波形),默认初始频率为1KHz。波形输出频率可由开发板上的拨码开关SW0~SW3调节,可调范围为1KHz到2KHz,步进量为100Hz。波形由开发板上的DAC_A口输出。共有方波和三角波,正弦波三种波形可供选择,用户只需将开发板上的拨码开关SW6~SW7置成不同取值组合,就可以输出不同波形。其中方波的占空比可以用开发板上的按键开关BTN0~BTN1调节。系统重置按键为开发板
<李丛阳> 在 2025-02-03 上传 | 大小:87kb | 下载:0

[VHDL编程simple_spi_latest.tar

说明:A code a motorola compliant spi
<Atin> 在 2025-02-03 上传 | 大小:562kb | 下载:0

[VHDL编程ddc

说明:信号处理前端 数字下变频 多相结构滤波 包含fir滤波器设计 非核- polyphase filter fir filter design DDC
<johnbrown> 在 2025-02-03 上传 | 大小:4.97mb | 下载:0

[VHDL编程sine-wave

说明:spartan-3an sine wave 波形通过dac显示 可改变sweep rate -spartan-3an sine wave based on VHDL
<BilleJoe> 在 2025-02-03 上传 | 大小:1.13mb | 下载:0

[VHDL编程uart

说明:利用verilog实现与uart的通信,uart接口-uart interface realize
<Mike> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程data_convert

说明:二进制码变换设计,完整的设计工程文件在data_convert文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder
<xiebaiyuan> 在 2025-02-03 上传 | 大小:1.86mb | 下载:0

[VHDL编程counter

说明:四位计数器设计,完整的设计工程文件在counter文件夹下-Binary code conversion design, complete design engineering files in data_convert file folder...
<xiebaiyuan> 在 2025-02-03 上传 | 大小:1.09mb | 下载:0

[VHDL编程multiplier_ip

说明:基于IP核的乘法器设计,完整的设计工程文件在multiplier_ip文件夹下-IP-based core multiplier design, complete design engineering file multiplier_ip file folder
<xiebaiyuan> 在 2025-02-03 上传 | 大小:3.3mb | 下载:0

[VHDL编程Verilog-coding-style-in-asic-design

说明:该文档描述了ASIC芯片设计的verilog编程规范,这对芯片的正常流片极重要。-This document describes the verilog coding style in asic design.
<江豪> 在 2025-02-03 上传 | 大小:164kb | 下载:0

[VHDL编程asyn_fifo_bk

说明:该verilog代码位手动编写的异步fifo。-This code is manually generated asychronous fifo.
<江豪> 在 2025-02-03 上传 | 大小:3.1mb | 下载:0
« 1 2 ... .28 .29 .30 .31 .32 3233.34 .35 .36 .37 .38 ... 4311 »

源码中国 www.ymcn.org