[VHDL编程] Odd-Frequence-Dividing-Circuit

说明：一种奇数分频电路的设计方法，采用verilog HDL描述。修改代码中参数可以进行任意奇数分频，包含了设计文档和源代码。-A design of odd frequence dividing circuit is presented, which is described by verilog HDL。Change the parameter in code, one can get any odd numbers of frequen
<zhouwen> 在 2025-02-03 上传 | 大小：94kb | 下载：0

[VHDL编程] add4_fast_carry

说明：一个4位超前几位加法器的设计，在modelsim中仿真通过。-This is a carry lookahead adder design, which is simulated successfully in modelsim.
<zhouwen> 在 2025-02-03 上传 | 大小：69kb | 下载：0

[VHDL编程] FSM_3blocks

说明：经典3段式有限状态的verilog HDL描述，在modelsim 中仿真通过。-A classical FSM of three paragrahs, which is described by verilog HDL and simulated in modelsim successfully.
<zhouwen> 在 2025-02-03 上传 | 大小：61kb | 下载：0

[VHDL编程] ic2

说明：一个IC2的verilog HDL设计，包含了modelsim的工程文件。-This is a IC2 design, which is simulated successfully in modelsim.
<zhouwen> 在 2025-02-03 上传 | 大小：115kb | 下载：0

[VHDL编程] cordic_pipelined

说明：CORDIC算法的流水线verilog HDL实现，包含modelsim仿真所需的设计文件与testbench。-This is an implementation of CORDIC algorithm in verilog HDL, which contains design code and testbench.
<zhouwen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] 16-bit-parallel-mult

说明：16位并行乘法器， 由四个4位乘法器组成-16-bit parallel multiplier, consisting of four four multipliers
<马原> 在 2025-02-03 上传 | 大小：2.5mb | 下载：0

[VHDL编程] FPGA-SRC

说明：用于DSP+FPGA开发系统，可用于采集一帧图像并控制SRAM、SDRAM数据存取。-Used in DSP+ FPGA development system, to capture an image and control the SRAM, SDRAM data access.
<李雷> 在 2025-02-03 上传 | 大小：2.7mb | 下载：0

[VHDL编程] aaa-crall2

说明：UCI7701液晶驱动芯片控制程序，能够使其按照指定波形输出数据进行屏幕刷新，自带验证程序-UCI7701 LCD driver chip control procedures, to make it according to the specified waveform output data to refresh the screen, built-in validation process
<xueyuan> 在 2025-02-03 上传 | 大小：4.54mb | 下载：0

[VHDL编程] 61EDA_C2212

说明：红色飓风II开发板USB2FPGA USB驱动程序，由verilog编写，包括源码和FIFO测试程序-Red Hurricane II development board USB2FPGA USB driver from verilog preparation, including source code and test procedures FIFO
<xueyuan> 在 2025-02-03 上传 | 大小：3.42mb | 下载：0

[VHDL编程] aircity

说明：通过FPGA开发板上的蜂鸣器实现对乐曲天空之城的演奏，编码比较简单，主要是提供一种思路-Through the FPGA development board buzzer realize music playing Laputa, coding is relatively simple, the main idea is to provide a
<xueyuan> 在 2025-02-03 上传 | 大小：619kb | 下载：0

[VHDL编程] filter_signed_and_unsigned

说明：FIR滤波器的verilog语言实现（输入为8bit有符号以及无符号两种，滤波器为8阶，截止频率约在6*pi/7）-FIR filter verilog language (input 8bit signed and unsigned are two 8-order filter cut-off frequency is about 6* pi/7)
<范慧敏> 在 2025-02-03 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA---think

说明：FPGA思考笔记，思考FPGA背后的故事，深刻理解fpga，从此不再愁-FPGA thinking notes, thinking the story behind the FPGA, a deep understanding of fpga, no longer worry
<knl1247> 在 2025-02-03 上传 | 大小：1.18mb | 下载：0