资源列表
[VHDL编程] s_p2m_onechnl
说明:这是一个串转并的代码示例,将串行的数据转换为并行数据-This code example, a string transfer and the serial data is converted to parallel data<李宁> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] p_s2m_onechnl
说明:这是一个并转串的代码示例,将并行的数据转换为串行数据-This is one and transferred to the string code example, the parallel data is converted into serial data<李宁> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] pwm_lights
说明:这是一个利用脉冲信号点亮LED灯的VHDL代码示例,可以用在xilinx的FPGA上-VHDL code example, a pulse signal lights LED lights can be used in the FPGA on xilinx<李宁> 在 2025-02-04 上传 | 大小:4kb | 下载:0
[VHDL编程] dynamic_seg7
说明:7位数码管动态显示,使用Verilog编程-7 digital tube dynamic display, using Verilog Programming<duan> 在 2025-02-04 上传 | 大小:261kb | 下载:0
[VHDL编程] decoder_3_8
说明:FPGA的3-8译码器,使用Verilog编写-3-8 FPGA decoder in Verilog<duan> 在 2025-02-04 上传 | 大小:32kb | 下载:0
[VHDL编程] MT9M011_CCD
说明:DE2配套摄像头,图像采集程序key0-3控制拍摄照相复位等功能-DE2 image acquisition<dlj> 在 2025-02-04 上传 | 大小:3.28mb | 下载:0
[VHDL编程] clock_timer
说明:时钟,计时器,23小时59分59秒的时钟,可自动进位计时,Verilog编写-Clock, timer, 23 hours, 59 minutes, 59 seconds of clock, automatic binary timing, Verilog prepared<duan> 在 2025-02-04 上传 | 大小:56kb | 下载:0
[VHDL编程] digital-clock_VHDL
说明:使用VHDL实现数字时钟,已在FPGA上验证-use VHDL to build a digital clock, has been validated on FPGA<tufengbin> 在 2025-02-04 上传 | 大小:5kb | 下载:0