[VHDL编程] 2LCD1602A

说明：FPGA VHDL 2LCD1602A VHDL实现-FPGA VHDL 2LCD1602A
<李冰> 在 2025-02-07 上传 | 大小：415kb | 下载：0

[VHDL编程] digital-logic-design-(FPGA)-based

说明：夏宇闻老师的经典数字逻辑设计（基于FPGA）-Xia Wen teacher classic digital logic design (FPGA)-based
<邓叶勋> 在 2025-02-07 上传 | 大小：1.58mb | 下载：0

[VHDL编程] Modelsim-setup

说明：vhdl开发环境之----modelsim安装步骤-VHDL development environment---- modelsim installation steps
<王子> 在 2025-02-07 上传 | 大小：682kb | 下载：0

[VHDL编程] Three-voting-machine

说明：三位表决器，源代码-Three voting machine
<王子> 在 2025-02-07 上传 | 大小：35kb | 下载：0

[VHDL编程] Four-bit-full-adder

说明：四位全加器，是自己编写的，如有错误，请原谅-I have written four full adder, is subject to error, please forgive
<王子> 在 2025-02-07 上传 | 大小：39kb | 下载：0

[VHDL编程] ram

说明：CPU中一个部件——ＲＡＭ的编程，运用ＦＰＧＡ，硬件描述语言-CPU a part-- RAM programming, using FPGA, hardware descr iption language
<回音男孩> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] picoblaze

说明：picoblaze top level entity for xilinx
<nassim> 在 2025-02-07 上传 | 大小：568kb | 下载：0

[VHDL编程] xmtr

说明：运用VHDL语言，实现串口的发送子程序，可以将该模块直接套入主程序。-VHDL UART SEND
<陈诚> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Recv

说明：运用VHDL语言，实现串口的接收子程序，可以将该子模块加载到主程序中。-VHDL UART RECEIVE
<陈诚> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] AntGlitch

说明：运用VHDL语言，实现脉冲采集的滤波子程序，利用打两拍进行毛刺滤波，可以将该子模块加载到主程序中。-The use of the VHDL language, to achieve the the pulse collected filtering subroutine utilize playing two beats glitch filtering, the sub module is loaded into the main p
<陈诚> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_gen

说明：运用VHDL语言，实现串口收发程序中的波特率设置的子程序，可以将该子模块加载到主程序中。-VHDL language, set the baud rate of the serial transceiver subroutine, this sub-module is loaded into the main program.
<陈诚> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] switch

说明：运用VHDL语言，实现MAX7317的采集程序，可以将该子模块加载到主程序中。-The use of VHDL language the MAX7317' s acquisition program, this sub-module is loaded into the main program.
<陈诚> 在 2025-02-07 上传 | 大小：1kb | 下载：0