资源列表

« 1 2 ... .02 .03 .04 .05 .06 3007.08 .09 .10 .11 .12 ... 4311 »

[VHDL编程vdhl

说明:这个是一些VHDL硬件描述语言例子,可以对初学者有很大帮助。-examples for VHDL
<王锋> 在 2025-02-08 上传 | 大小:292kb | 下载:0

[VHDL编程VHDL--examples-and-answers

说明:这些是VHDL设计的练习例子及答案总结,可以加速理解硬件描述语言。-Verilog HDL
<王锋> 在 2025-02-08 上传 | 大小:99kb | 下载:0

[VHDL编程Example-8-1

说明:我的观点是Verilog和VHDL对于高手而言各有利弊,Verilog感觉更适合于RTL(寄存器传输级)的描述,而VHDL更适于System级的建模。 但是初学者强烈建议学习Verilog,更容易入手些,但是学习过程中一定要注意下面一点,毕竟国内外大公司现在大都采用Verilog是有其原因的。 l FPGA/CPLD、ASIC的逻辑设计所采用的硬件描述(HDL)语言是同软件语言(如C,C++等)是有本质区别的!虽然Veri
<王锋> 在 2025-02-08 上传 | 大小:420kb | 下载:0

[VHDL编程wallace

说明:wallacw tree multiplier code in vhdl language mainy used for the multiplications in the image [processing of both dct and dwrt applications-wallacw tree multiplier code in vhdl language mainy used for the multiplication
<ganesh> 在 2025-02-08 上传 | 大小:3kb | 下载:0

[VHDL编程Verilog

说明:Verilog代码的基础例程,对初学FPGA来说很有帮助-Verilog code routines, helpful for the beginner FPGA
<nong> 在 2025-02-08 上传 | 大小:16.06mb | 下载:0

[VHDL编程elevator

说明:六层电梯控制,与实际电梯的运行逻辑一致,开门后5s自动关门(注:无快速关门和开门功能)-Six-story elevator control, consistent with the actual logic of operation of the elevator opened the door automatically closed (Note: No quick closing and opening function 5s)
<樊旭> 在 2025-02-08 上传 | 大小:766kb | 下载:0

[VHDL编程sd

说明:NIOS 从SD卡读取图片显示在TFT屏上-NIOS read images from SD card displayed on the TFT screen
<宇智波带土> 在 2025-02-08 上传 | 大小:245kb | 下载:0

[VHDL编程onchip_seg

说明:NIOS FPGA片上存储器的核12345673564-NIOS FPGA on-chip memory nuclear 12345673564
<宇智波带土> 在 2025-02-08 上传 | 大小:15.63mb | 下载:0

[VHDL编程sdram_seg

说明:基于NIOS 的SDram 核-Based on the NIOS the SDram nuclear. . . . . .
<宇智波带土> 在 2025-02-08 上传 | 大小:4.97mb | 下载:0

[VHDL编程verilog_best

说明:verilog_best. this is document to design a hardware system. this language is verilog
<TungBui> 在 2025-02-08 上传 | 大小:752kb | 下载:0

[VHDL编程the_complete_verilog_book

说明:the_complete_verilog_book. this is document to design a hardware system. this language is verilog
<TungBui> 在 2025-02-08 上传 | 大小:5.09mb | 下载:0

[VHDL编程Verilog_HDL-DDS

说明:Verilog_HDL的DDS全程仿真优化-Verilog_HDL DDS whole process simulation optimization
<李洪胜> 在 2025-02-08 上传 | 大小:154kb | 下载:0
« 1 2 ... .02 .03 .04 .05 .06 3007.08 .09 .10 .11 .12 ... 4311 »

源码中国 www.ymcn.org