[VHDL编程] 135-examples--for-verilog

说明：135 examples for verilog
<杨静> 在 2025-02-11 上传 | 大小：111kb | 下载：0

[VHDL编程] ste_svpwm

说明：实用Verilog编写的SVPWM程序，产生出SVPWM波形，可用于实现同步电机或者异步电机的空间矢量控制算法。-Practical Verilog of SVPWM written procedures, resulting in the SVPWM waveform can be used to implement the space vector control algorithm of the synchronous motor
<zhouming> 在 2025-02-11 上传 | 大小：3.18mb | 下载：1

[VHDL编程] frequency

说明：等精度频率计（FPGA部分），通过单片机发送频率控制字给FPGA，FPGA实现计数，再将计数结果发送给单片机后进行数据处理最后发送到数码管或液晶屏显示待测频率-Precision frequency meter (FPGA part) by the single-chip transmit frequency control word to the FPGA, FPGA, to achieve the count, and then f
<逸风> 在 2025-02-11 上传 | 大小：441kb | 下载：0

[VHDL编程] DDC_VHDL

说明：DDS信号发生器，可以生成方波，三角波以及正正弦波等，只要稍微修改下输入数据即可生成任意的波形。-DDS signal generator can generate a square wave, and some small modifications to the next input data to generate arbitrary waveforms.
<逸风> 在 2025-02-11 上传 | 大小：430kb | 下载：0

[VHDL编程] ipI2C

说明：IP核的设计与验证，使用I2C进行FPGA与FPGA之间进行通信-Design and verification of IP cores, using I2C communication between the FPGA and the FPGA. .
<逸风> 在 2025-02-11 上传 | 大小：1.05mb | 下载：0

[VHDL编程] div_clk_encoder

说明：对系统时候进行任意的偶数分频，只要修改几个位置即可，方便移植。另一个是7段数码管驱动程序。使用-System when any even divide, as long as the modified several locations can be easily ported.
<逸风> 在 2025-02-11 上传 | 大小：1kb | 下载：0

[VHDL编程] 9b93752447d7

说明：用verilog 写的 USB 驱动 适用于SOPC IP CORE-USB drive write verilog. For in the SOPC IP CORE
<wang> 在 2025-02-11 上传 | 大小：19kb | 下载：0

[VHDL编程] vga_gui

说明：VGA 的 ip core 编写程序时需要逐点编写-VGA-ip core programming point by point to write
<wang> 在 2025-02-11 上传 | 大小：6.51mb | 下载：0

[VHDL编程] VGA_Controller

说明：适用于 Microtronix 的 Lancelot card 的 IP CORE-Microtronix of Lancelot card IP CORE
<wang> 在 2025-02-11 上传 | 大小：62kb | 下载：0

[VHDL编程] fszf

说明：USB 驱动需要用到的源文件 （.h .c 文件）-USB drivers need to use the source file (. H c file)
<wang> 在 2025-02-11 上传 | 大小：13kb | 下载：0

[VHDL编程] sdram_mdl

说明：FPGA 控制SDRAM读写，通过按键控制读写操作，读出之后发送到串口显示到电脑终端。-FPGA to control the SDRAM read and write, read and write operations by the key control to read out is sent to the serial port to display to the computer terminal.
<guoguobiao> 在 2025-02-11 上传 | 大小：8.12mb | 下载：0

[VHDL编程] RS_Encoder

说明：具有16个校验位的RS编码器，在FPGA上实现。-With 16 RS encoder, the parity bit in the FPGA.
<王林林> 在 2025-02-11 上传 | 大小：204kb | 下载：0