[VHDL编程] clock24

说明： clk：基准时钟信号输入； sec_narmal:周期为1s的信号输出； sec_s:周期为0.5s的信号输出； sec_m:周期为0.01s的信号输出； sec_h:周期为0.0005s的信号输出；-clk: the reference clock signal input sec_narmal: The cycle of the signal output 1s sec_s: The cycle of
<田明> 在 2025-02-11 上传 | 大小：952kb | 下载：0

[VHDL编程] 759744

说明：dpll源代码，实现基本功能，具体BUG需自己修改-dpll unit
<taoyuan> 在 2025-02-11 上传 | 大小：122kb | 下载：0

[VHDL编程] my_uart

说明：数据收发器，串口模块，可使用串口调试小助手来进行数据收发，验证模块的功能-Data transceiver, serial module, you can use the serial port to debug his assistant to send and receive data, verify the functionality of the module
<周勇涛> 在 2025-02-11 上传 | 大小：496kb | 下载：0

[VHDL编程] nios2_ucos2

说明：基于Altera的FPGA配置的Nios2软核，移植了uC/OS2操作系统。实现的功能包括1602字符液晶驱动，基于中断的4*4矩阵键盘检测，流水灯。所有C文件位于\software\nios2_hello_ucosii目录下。 -Embedded Nios2 System based on Altera s FPGA, with uC/OS2 RTOS transplanted. Function included: 1602 c
<哲> 在 2025-02-11 上传 | 大小：14.19mb | 下载：0

[VHDL编程] miaobiao

说明：秒表计时功能,可以从零记到九十九，可以暂停，可以清零。-Stopwatch functions, from zero in mind to 99, you can pause, can be cleared.
<supercheetah> 在 2025-02-11 上传 | 大小：1.26mb | 下载：0

[VHDL编程] rotary

说明：采用verilog语言编写的rotary encoder程序，可以识别出旋转方向。-Rotary encoder verilog language program, you can identify the direction of rotation.
<梁> 在 2025-02-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Cipher-lock.doc

说明：VHDL实现四位电子密码锁，并在12864液晶显示屏上显示-VHDL implementation of the four electronic locks, and 12864 on the LCD screen
<刘永> 在 2025-02-11 上传 | 大小：6kb | 下载：0

[VHDL编程] left_right_leds

说明：旋转编码器的vhdl驱动程序，巧妙的消除按键噪声。-The rotary encoder VHDL driver, clever elimination of key noise.
<梁> 在 2025-02-11 上传 | 大小：2kb | 下载：0

[VHDL编程] 1

说明：基于VHDL的1602驱动程序，采用状态机的方法编写-Based on VHDL-1602 driver, prepared by the state machine
<郑志超> 在 2025-02-11 上传 | 大小：13kb | 下载：0

[VHDL编程] DACtest

说明：Spartan 3E - DAC- VHDL. It is a vhdl code for Xilinx Spartan 3E fpga to run ADC and AMP on the board via SPI interface.
<psycho374> 在 2025-02-11 上传 | 大小：154kb | 下载：0

[VHDL编程] comparer

说明：VHDL比较器，可直接使用QuatusII的project文件打开-VHDL comparator can be used directly QuatusII the project file open
<lb> 在 2025-02-11 上传 | 大小：46kb | 下载：0

[VHDL编程] VHDLbasic_cal

说明：VHDL的加、减、乘、比较等基本运算的源代码-VHDL add, subtract, multiply, compare the source code of the basic operations
<lb> 在 2025-02-11 上传 | 大小：41kb | 下载：0