资源列表
[VHDL编程] 04301090a-u-law
说明:mod 16 counter using vhdl<anupam maurya> 在 2025-02-11 上传 | 大小:5kb | 下载:0
[VHDL编程] uploaded-code
说明:1.密码生成器,将128个比特的源码编为密码输出并可以实现循环操作。 2.ARM测试从机,是ARM9的一个测试从机,端口配置正确,并已用于实际工作中。-A password generator, 128 bits of source code compiled for the password output and cycle operation can be achieved. 2.A testbench for ARM.It<李宇> 在 2025-02-11 上传 | 大小:363kb | 下载:0
[VHDL编程] SDRAM_VerilogHDL
说明:SDRAM的VerilogHDL程序,FPGA控制执行。-SDRAM VerilogHDL program, FPGA control implementation.<赵峰> 在 2025-02-11 上传 | 大小:4kb | 下载:0