[VHDL编程] decode_38

说明：FPGA/CPLD平台，很好用的3-8译码器源程序。-FPGA/CPLD platforms, the very well with the 3-8 decoder source.
<ct> 在 2025-02-12 上传 | 大小：317kb | 下载：0

[VHDL编程] VGA

说明：用FPGA实现VGA控制器，在屏幕上显示红绿蓝三种条文-FPGA Implementation of a VGA controller, displayed on the screen red, green and blue three provisions
<谢浩鹏> 在 2025-02-12 上传 | 大小：276kb | 下载：0

[VHDL编程] time

说明：fpga万年历 vhdl语言 能实现现实时分秒年月日 及闰年判断 整点报时-every second when the fpga calendar VHDL language can achieve real date and leap year to judge the whole point of time
<孙龙飞> 在 2025-02-12 上传 | 大小：3.89mb | 下载：0

[VHDL编程] ADDER

说明：前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片-Before most of the FPGA is SRAM-based technology, chip SRA
<jjkkll123456> 在 2025-02-12 上传 | 大小：1kb | 下载：0

[VHDL编程] DataCycle

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-cpu cpu cpu cpu cpu cpu cpu cpu
<zzh> 在 2025-02-12 上传 | 大小：703kb | 下载：0

[VHDL编程] PipelineSim

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report
<zzh> 在 2025-02-12 上传 | 大小：67kb | 下载：0

[VHDL编程] PIPELINE

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report
<zzh> 在 2025-02-12 上传 | 大小：8.32mb | 下载：0

[VHDL编程] PipelineCPU

说明：一个计算机原理课程设计的作业，5级流水线CPU，指令集到代码均为自己设计，有最终报告文档，组建说明，并行除法，16位字长，定长指令，Verilog源代码，顶层设计图。结构简单，冲突解决方式也很简单，代码量小。-A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report
<zzh> 在 2025-02-12 上传 | 大小：2.38mb | 下载：0

[VHDL编程] daima

说明：8位MCU MCU（Micro Computer Unit）中文名称为单片机，也称为单片微型计算机-8-bit MCU MCU (Micro Computer Unit) Chinese name for the microcontroller, also known as single-chip microcomputer
<zzh> 在 2025-02-12 上传 | 大小：1.8mb | 下载：0

[VHDL编程] CXT

说明：通过调用半加器模块，实现全加器设计，含测试代码，通过验证-By calling the module of the half adder full adder design, with test code, by verifying
<ct> 在 2025-02-12 上传 | 大小：189kb | 下载：0

[VHDL编程] light

说明：VHDL实现交通灯，内含分频模块，转换模块，LCD显示模块，板子上通过验证-VHDL traffic light contains frequency module, conversion module, LCD display module, the board verified
<ct> 在 2025-02-12 上传 | 大小：683kb | 下载：0

[VHDL编程] I2C-peizhi

说明：利用i2c配置adv7180 将模拟信号转成数字信号bt656-i2c configuration adv7180
<ALVA> 在 2025-02-12 上传 | 大小：16kb | 下载：0