[VHDL编程] di1

说明：计数器的设计，可以累加计数。实现计数功能，代码功能如下所示。-Count-counter design. Counting function, the function of the code is shown below.
<吴凤妹> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：数字信号处理的FPGA实现，VHDL源代码） -FPGA implementation of digital signal processing, VHDL source code)
<李斌> 在 2025-04-23 上传 | 大小：268kb | 下载：0

[VHDL编程] intro_to_quartus2_chinese

说明：这个是介绍CPLD/FPGA的开发环境quartus2的文章，对初学者及开发人员应该会有一定的帮助。-This is to introduce the CPLD/FPGA development environment quartus2 in the article, there should be some help for beginners and developers.
<高鹏> 在 2025-04-23 上传 | 大小：1.97mb | 下载：0

[VHDL编程] Computer-Communication-Networks

说明：计算机网络的一本好书，通讯方面的经典,适合初学的人-a good ebook on Computer Communication about Networks；and is for primer
<孙武> 在 2025-04-23 上传 | 大小：553kb | 下载：0

[VHDL编程] DECODE_PRIORITY

说明：优先译码器verilog，8输入3输出，用verilog编写的源码-This is how to prepare encode, I think is very classic. Worth a visit
<lihui> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] pingpongf16

说明：16个pingpong像屏幕四周弹去，遇到边框则90度反弹，一直重复下去-sixteen pingpong in the screen.
<> 在 2025-04-23 上传 | 大小：4kb | 下载：0

[VHDL编程] seg7

说明： //奥科单片机网 //www.okmcu.net //CPLD&FPGA实例 //奥科单片机助您成功 //本实验就是学习单个数码管的显示-//Bioko microcontroller network// www.okmcu.net// CPLD & FPGA instance// Bioko microcontroller to help you succeed// this experiment is
<麦飞> 在 2025-04-23 上传 | 大小：44kb | 下载：0

[VHDL编程] Sine-wave-generator

说明：正弦波发生器，内有TESTBENCH文件，输出时钟和复位信号，用于仿真。用MEDELSIM仿真，然后仿真通过。-The sinewave generator within have TESTBENCH file output clock and reset signals for simulation. With MEDELSIM emulation, and simulation through.
<麦飞> 在 2025-04-23 上传 | 大小：595kb | 下载：0

[VHDL编程] Reads-the-DIP-switch-status

说明： 读取拨码开关状态，用LED灯显示出来。读取操作使用MOVX指令从CPLD中读到拨码开关状态。-Reads the DIP switch status display with LED lights. Read operation using the MOVX instruction read from CPLD DIP switch state.
<麦飞> 在 2025-04-23 上传 | 大小：208kb | 下载：0

[VHDL编程] minicpu(compiler-8bit)

说明：CISC microprocessor IP core & 8 bit compiler, verilog语言编写，可在FPGA和CPLD上综合实现,结构类似Intel 8085-CISC microprocessor IP core and 8-bit compiler, verilog language, FPGA and CPLD comprehensive realization .structure is similar to
<gingercorn> 在 2025-04-23 上传 | 大小：102kb | 下载：0

[VHDL编程] FPU

说明：32位单精度浮点运算单元,遵从IEEE 754标准，持浮点加、减、乘、除等运算。-32-bit single-precision floating-point unit；comply with the IEEE 754 standard；support floating-point add, subtract, multiply operations.
<gingercorn> 在 2025-04-23 上传 | 大小：113kb | 下载：0

[VHDL编程] a_num(DB)

说明：实现一个数码管由1到F的顺序显示，适用于Cyclone IV E EP4CE115F29C7芯片，管脚可自行分配-Implement a digital tube display by the order of 1 to F, suitable for Cyclone IV E EP4CE115F29C7 chip pins can Discretionary
<仲斐> 在 2025-04-23 上传 | 大小：2.9mb | 下载：0