[VHDL编程] maxv_5m570z_SCH_PCB_PA

说明：Altera公司的Max 5 GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Max 5 the GX series of schematic and pcb files, note that the capture and pdf format of the schematic and PCB
<yang jinlin> 在 2025-02-23 上传 | 大小：7.9mb | 下载：0

[VHDL编程] stratixIVGX_4sgx230_si_b

说明：Altera公司的stratixIV 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation stratixIV series of schematic and pcb files, note that the capture and pdf format of the schema
<yang jinlin> 在 2025-02-23 上传 | 大小：6.63mb | 下载：0

[VHDL编程] stratixVGX_5sgxea7_si

说明：Altera公司的stratixV GX_5sgxea7 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation stratixV GX_5sgxea7 series of schematic and pcb files, note that the capture and pdf
<yang jinlin> 在 2025-02-23 上传 | 大小：8.97mb | 下载：0

[VHDL编程] HSMC_breakout_header

说明：Altera公司的HSMC_breakout 系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。-Altera Corporation HSMC_breakout series schematic and pcb files, note that the capture and pdf format schemati
<yang jinlin> 在 2025-02-23 上传 | 大小：3.63mb | 下载：0

[VHDL编程] keyboard

说明：很实用的 按键去抖程序 Verilog语言编写-Very practical debounces program to Verilog language
<王> 在 2025-02-23 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA--clk

说明：FPGA中时序控制，时钟常见问题的解决，非常有用-Timing control, the FPGA clock problem resolution
<王> 在 2025-02-23 上传 | 大小：392kb | 下载：0

[VHDL编程] HuaWei-FPGA

说明：非常有用的华为公司FPGA设计指导问题，常用解决方案。-Very useful Huawei FPGA design guidance problem.
<王> 在 2025-02-23 上传 | 大小：1.95mb | 下载：0

[VHDL编程] NetFPGA-from-Beiligong

说明：北京理工大学的netFPGA设计资料，以及硬件基本设计-Beijing Institute of Technology netFPGA design information, as well as basic hardware design
<王> 在 2025-02-23 上传 | 大小：634kb | 下载：0

[VHDL编程] FSM-_brief_version

说明：非常有用的状态机及其FPGA程序设计。lattice-Very useful state machine and its FPGA programming
<王> 在 2025-02-23 上传 | 大小：659kb | 下载：0

[VHDL编程] HOW-TO-USE-XILINX-ROMS

说明：如何更好设计应用Xilinx FPGA/CPLD的ROM-How to better design application of the Xilinx FPGA/CPLD ROM
<王> 在 2025-02-23 上传 | 大小：207kb | 下载：0

[VHDL编程] calendar

说明：这是用Verilog写的万年历，里面包含的日月年各个模块。各个模块用Verilog写的，最后用原理图把各个模块组装成最终的系统。每个模块经过仿真没有问题，整个工程在板子上经过试验，能够完成万年历的功能。-This is the calendar write with Verilog, contains the sun and the moon years each module. Each module in Verilog writt
<> 在 2025-02-23 上传 | 大小：11.83mb | 下载：0

[VHDL编程] LCD

说明：EDA课程设计代码，实现了在FPGA的LCD屏幕上显示所要求显示的图片信息，还包括实验报告-Make pictures shown on a LCD screen ，in verilog
<饶慧娟> 在 2025-02-23 上传 | 大小：1.48mb | 下载：0