[VHDL编程] flowingled_top

说明：8位流水灯，1个LED灯左右来回循环。2个LED灯左右来回循环-About eight water lights, an LED light back and forth cycle. Cycle back and forth about 2 LED lights
<one> 在 2025-02-23 上传 | 大小：1kb | 下载：0

[VHDL编程] 1

说明：Quartus_II使用教程,Quartus_II使用详细步骤-Quartus_II use the tutorial, Quartus_II detailed steps
<one> 在 2025-02-23 上传 | 大小：1.43mb | 下载：0

[VHDL编程] f2

说明：for循环实现C语言精确延时-for loop in C precision delay precision delay for loop in C
<one> 在 2025-02-23 上传 | 大小：4kb | 下载：0

[VHDL编程] DE2_115_CLR

说明：CLR-HSMC,ALTERA高速接口HSMC的视频转接子板的DE2例程。-CLR-HSMC of ALTERA high-speed interface HSMC video adapter daughter board DE2 routine.
<李金花> 在 2025-02-23 上传 | 大小：1.88mb | 下载：0

[VHDL编程] DE3_150_CLR

说明：CLR-HSMC,ALTERA高速接口HSMC的视频转接子板基于DE3_150的例程，能够用FPGA实现工业相机视频采集以及VGA输出。-CLR-HSMC of ALTERA high-speed interface the HSMC The video adapter daughter board-based DE3_150 routines, to FPGA industrial camera video capture and V
<李金花> 在 2025-02-23 上传 | 大小：2.75mb | 下载：0

[VHDL编程] arriaIIGX_2agx125_fpga

说明：Altera公司的Arria II GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。- Arria II GX FPGA Development Schematic(caputure and pdf format) and PCB file,very useful for fpga design,let fpg
<yang jinlin> 在 2025-02-23 上传 | 大小：6.54mb | 下载：0

[VHDL编程] FPGA--AES-algorithm

说明：本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encrypt
<李仁杰> 在 2025-02-23 上传 | 大小：235kb | 下载：0

[VHDL编程] arriaVGX_5agxfb3hf35es_start

说明：Altera公司的Arria II GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。这是arriaII的一个早期版本-Arria II GX FPGA Development Schematic(caputure and pdf format) and PCB file,very useful for fpga
<yang jinlin> 在 2025-02-23 上传 | 大小：8.6mb | 下载：0

[VHDL编程] verilog___UART

说明：Verilog 编写的串口通信模块 带测试代码-Verilog prepared by the serial communication module with a test code
<wuming> 在 2025-02-23 上传 | 大小：9kb | 下载：0

[VHDL编程] niosSDCARD

说明：This folder contains data for incremental compilation. The compiled_partitions sub-folder contains previous compilation results for each partition. contains previous compilation results for each partition.-As lon
<yyl> 在 2025-02-23 上传 | 大小：14.03mb | 下载：0

[VHDL编程] c4gx_PCIe_gen1_x1

说明：基于altera公司的cyclone4的pci-e源代码，非常好用，已经量产。-The altera Company a cyclone4 the pci-e source code, very easy to use, already in mass production.
<yang jinlin> 在 2025-02-23 上传 | 大小：4.29mb | 下载：0

[VHDL编程] verilog_18bit_Div

说明：verilog编写的18位输入高精度的除法器，带说明文件和测试代码。-18 input precision divider verilog prepared with documentation and test code.
<wuming> 在 2025-02-23 上传 | 大小：5kb | 下载：0