资源列表

« 1 2 ... .55 .56 .57 .58 .59 2760.61 .62 .63 .64 .65 ... 4311 »

[VHDL编程DES_ALGORITHM

说明:Data Encryption Standard
<Nguyen Anh Duc> 在 2025-02-25 上传 | 大小:8.67mb | 下载:0

[VHDL编程MPU_ACtiming

说明:Pattern generator for LCD controller.
<Jimmy> 在 2025-02-25 上传 | 大小:8kb | 下载:0

[VHDL编程RGB_ACtiming

说明:Pattern generator for LCD RGB IF
<Jimmy> 在 2025-02-25 上传 | 大小:3kb | 下载:0

[VHDL编程I2CIF

说明:I2C mater control IF
<Jimmy> 在 2025-02-25 上传 | 大小:2kb | 下载:0

[VHDL编程reset_module

说明:Reset control module
<Jimmy> 在 2025-02-25 上传 | 大小:1kb | 下载:0

[VHDL编程SPIIF

说明:SPI control interface for LCD driver
<Jimmy> 在 2025-02-25 上传 | 大小:1kb | 下载:0

[VHDL编程Electronic-clock-simulation

说明:1、LCD显示“时钟”样式,时针、分针、秒针显示实时时间; 2、LCD显示“数字钟”样式,动态显示年、月、日、时、分、秒; 3、显示时间可以修改并使“时钟”与“数字钟”保持一致; 4、LCD下方动态显示小组成员姓名、学号等个人信息。 -1, the LCD displays "clock" style, hour, minute, second hand, displays real time LCD displa
<龚小宝> 在 2025-02-25 上传 | 大小:3kb | 下载:0

[VHDL编程verilog_gold_refer

说明:verilog的黄金参考手册,可以查到所有verilog语法,很有用-verilog gold refer
<孙军> 在 2025-02-25 上传 | 大小:458kb | 下载:0

[VHDL编程fifo_uart

说明:使用fifo完成的串口通信。verilog语言。-fifo-uart verilog
<曹曹> 在 2025-02-25 上传 | 大小:3kb | 下载:0

[VHDL编程practica1

说明:binary comparator with register
<marsupi55> 在 2025-02-25 上传 | 大小:1kb | 下载:0

[VHDL编程ACDC

说明:主要是连云港acdc电源进行介绍,方便设计软件-it is a introduce the power so many people can use it
<尹天仇> 在 2025-02-25 上传 | 大小:136kb | 下载:0

[VHDL编程test_one

说明:基于FPGA 的全加器设计。应用软件是Qartaus 2-full_adder design
<dongguotian> 在 2025-02-25 上传 | 大小:250kb | 下载:0
« 1 2 ... .55 .56 .57 .58 .59 2760.61 .62 .63 .64 .65 ... 4311 »

源码中国 www.ymcn.org