[VHDL编程] EDK_exp

说明：Xilinx 全新ISE13.4 EDK设计example-EDK design example code of Xilinx ISE13.4
<ah> 在 2025-02-28 上传 | 大小：11.5mb | 下载：0

[VHDL编程] S3DSP_PS2_LCD_TEST

说明：FPGA LCD test code in VHDL.
<priya> 在 2025-02-28 上传 | 大小：805kb | 下载：0

[VHDL编程] S3DSP_PROM-TEST

说明：FPGA PROM test code in VHDL.
<priya> 在 2025-02-28 上传 | 大小：89kb | 下载：0

[VHDL编程] vhdl

说明：十六路彩灯控制系统，毕业设计相同题目的兄弟姐妹们可以参考一下-Sixteen path lights control system
<夏天宇> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] 46-tingji

说明：: The operation of this program by the IIC protocol DAAD chip, read the potentiometer voltage through the LCD display and analog output, LED brightness gradient directions
<zouxuan01> 在 2025-02-28 上传 | 大小：10kb | 下载：0

[VHDL编程] NIOS_IIuart_program

说明：对于初学者是很好的资料，教你如何从串口来熟悉nios ii。-NIOS II Step by Step7 uart raw program and Nios II Device architecture
<陈德光> 在 2025-02-28 上传 | 大小：186kb | 下载：0

[VHDL编程] fpga-ir-image-processor

说明：基于FPGA的直方图投影增强算法主要讲述的是红外的图像处理算法。很有借鉴意义。-Abstract：Amid uFPA therrnal imaging equipment，to obtain clear infrared image，people need to ve hetemgeneity adjust and Blind Pixels fil1 t0 f0cal plane device．
<陈德光> 在 2025-02-28 上传 | 大小：179kb | 下载：0

[VHDL编程] OFDM_code

说明：ofdm implementation in Verilog
<Bashir> 在 2025-02-28 上传 | 大小：6.21mb | 下载：0

[VHDL编程] fenpinqisheji

说明：设计的是一个带复位的分频器，输入时钟为60MHz，输出时钟为7.5MHz。经过quartusII仿真过了的-The design is a reset of the divider, the input clock is 60MHz, the output clock is 7.5MHz. After quartusII simulation over the
<黄宏> 在 2025-02-28 上传 | 大小：53kb | 下载：0

[VHDL编程] jishuqizhouqixingxieshixu

说明：利用计数器控制状态变更产生周期性写时序，50MHz的晶振频率，可以产生50MHz的计数器。每个计数周期代表20ns。 每毫秒产生一个写脉冲，意味着20000个时钟为一个大循环，换成二进制，需要15位的计数器，计到19999强制归零。 不可能产生30ms的准确写宽度，最小只能用两个周期产生40ms宽的写脉冲。-The Cong ℃ of the LIU ╃ using Counters ㄦ with Liu chop Yan G
<黄宏> 在 2025-02-28 上传 | 大小：27kb | 下载：0

[VHDL编程] testUSART

说明：将一块板的发送并口转为串口，完成两块板的通信-Will the board parallel port to send a serial port, complete two boards communications
<IDNIDNIDN> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] 1_ADDER

说明：ＣＰＵ内部的加法器用ｖｈｄｌ语言在可编程逻辑器件上的实现-Within the CPU is VHDL language addition in programmable logic devices for fulfillment
<IDNIDNIDN> 在 2025-02-28 上传 | 大小：22kb | 下载：0