[VHDL编程] water-light

说明：流水灯，很棒的，给大家一点启发的，很基础，大家看看的-Water lights, great, give you some inspiration, it is the foundation, we look at
<王刚> 在 2025-03-01 上传 | 大小：22kb | 下载：0

[VHDL编程] led-shangshuo

说明：单片机控制LED闪烁，时钟频率为8MHz高频与32KHz下，可切换。-Single-chip control LED flash, the clock frequency of 8MHz high frequency 32KHz, switchable.
<fuxudong> 在 2025-03-01 上传 | 大小：19kb | 下载：0

[VHDL编程] trysegagain

说明：基于DE2-115设计的一个七段数码管IP核-how to design a IP of SEG based on DE2-115
<的> 在 2025-03-01 上传 | 大小：20.55mb | 下载：0

[VHDL编程] quartus_guide

说明：这是一个简要介绍Altera公司的Quartus II使用的基础性教程，很适合初学者。-This is a brief introduction to Altera Corporation the basis of the Quartus II tutorial is suitable for beginners Persons.
<王红卫> 在 2025-03-01 上传 | 大小：591kb | 下载：0

[VHDL编程] Quartus-II

说明：关于使用Altera公司的Quartus II软件进行FPGA设计的基础教程，对于熟悉Quartus II的开发环境和设计流程有很好的帮助作用。-Essentials of FPGA design using the Quartus II software, Altera Corporation, familiar with the Quartus II development environment and the design pr
<王红卫> 在 2025-03-01 上传 | 大小：1.78mb | 下载：0

[VHDL编程] MAXPPLUS-II

说明：这是一个有关使用MAX+PLUS II原理图输入设计方法进行FPGA设计的教程，便于快速入门。-This is about using the MAX+ PLUS II schematic design methodology for FPGA design tutorials, easy Quick Start.
<王红卫> 在 2025-03-01 上传 | 大小：781kb | 下载：0

[VHDL编程] MAXPLUS_Usage

说明：关于Altera公司MaxPlus II软件的使用方法的快速入门级教程，很适合于准备使用MaxPlus II进行FPGA设计的朋友。-The rapid entry-level tutorial on the use of Altera Corporation the MaxPlus II software, it is suitable for ready to use the MaxPlus II FPGA design frien
<王红卫> 在 2025-03-01 上传 | 大小：1002kb | 下载：0

[VHDL编程] quartusHand2Hand

说明：使用Quartus进行Altera 公司的FPGA设计已经越来越流行，这个教程正是帮助需要的朋友迈入Quartus设计大门的钥匙。-FPGA design has become increasingly popular to use Quartus for Altera Corporation, this tutorial is to help a friend in need into the Quartus design door
<王红卫> 在 2025-03-01 上传 | 大小：1.78mb | 下载：0

[VHDL编程] VHDL_MII_MAC

说明：百兆以太网接口，verilog HDL,希望能对你有帮助。-verilog HDL， MII，ethernet，hope helpful to you。
<wh> 在 2025-03-01 上传 | 大小：124kb | 下载：0

[VHDL编程] account

说明：电话计费器程序，显示卡内余额， 显示本次通话的时长；余额过少时的告警信号。当告警时间过长时自动切断通话信号。-Telephone billing program, showing the balance of the card, the time of the call balance too came from the alarm signal. Automatically when the alarm time is too lo
<happy> 在 2025-03-01 上传 | 大小：16kb | 下载：0

[VHDL编程] traffic

说明：CLK： 为同步时钟； EN： 使能信号，为1的话，则控制器开始工作； LAMPA： 控制A方向四盏灯的亮灭；其中，LAMPA0~LAMPA3 ，分别控制A方向的-CLK: synchronized clock EN: Enable signal is 1, then the controller starts to work LAMPA: control the direction A four lamp ligh
<happy> 在 2025-03-01 上传 | 大小：314kb | 下载：0

[VHDL编程] fir-filter

说明：11阶fir数字滤波器的verilog程序设计，线性相位，系数量化处理-11 order of fir digital filter verilog programming, linear phase, the coefficient quantization
<happy> 在 2025-03-01 上传 | 大小：58kb | 下载：0