资源列表
[VHDL编程] Reflex
说明:This simple program tests the reflex of a person. It will randomly start a timer and after some seconds the person will be told to press a certain button. The CPLD or FPGA will know with a resolution of 1mS the time elap<mahedros87> 在 2025-03-05 上传 | 大小:3kb | 下载:0
[VHDL编程] Trafficlightcontrol
说明:VHDL code for traffic light control<qqq> 在 2025-03-05 上传 | 大小:4kb | 下载:0
[VHDL编程] VHDL_BCD28
说明:vhdl code for BCD tranfer to 8 (LED light)<qqq> 在 2025-03-05 上传 | 大小:2kb | 下载:0
[VHDL编程] stop_watch
说明:秒表设计,设计一个秒表计时器,具有全局清零信号和计数使能信号。-Stopwatch design, design a stopwatch timer, has a global reset signal and the count enable signal.<朱珈娴> 在 2025-03-05 上传 | 大小:1kb | 下载:0
[VHDL编程] VerilogLessons
说明:A good tutorial for learning Verilog for Qucs<Stanislav> 在 2025-03-05 上传 | 大小:382kb | 下载:0
[VHDL编程] digital-filter
说明:Verilog语言综合的固定频率的数字滤波器,用于滤除夹杂在固定频率信号上的杂波信号,包含了Quaetus工程和仿真文件。-Verilog language integrated fixed-frequency digital filter for filtering out mixed signals at a fixed frequency noise on the signal contains Quaetus engineeri<张秋光> 在 2025-03-05 上传 | 大小:210kb | 下载:0