[VHDL编程] wirelessSend

说明：无线模块PTR6100的verilog数据发送控制代码-code of the wireless module of PTR6100 based on verilog
<谭双平> 在 2025-03-09 上传 | 大小：2kb | 下载：0

[VHDL编程] ReceiveCypress3

说明：无线模块PTR6100的verilog数据接收控制代码-code of wireless module of PTR6100 based on verilog
<谭双平> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] altera_inspector.log

说明：vhdl代码 使用quartus编译 cpu中 alu的设计 可作为课程设计的参考 此为16的运算器-VHDL -code using Quartus compiler cpu in alu design of curriculum design can be used as a reference for this for 16 computing device
<王川> 在 2025-03-09 上传 | 大小：2.62mb | 下载：0

[VHDL编程] jf

说明：verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in
<王川> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] mult8

说明：8位的加法器，在quartus在通过编译并能实现功能-Eight of the adder, in quartus in through the compilation and can realize the function
<王川> 在 2025-03-09 上传 | 大小：103kb | 下载：0

[VHDL编程] key-lcd

说明：键盘 led 控制 按一个键 对应点的led灯亮-key
<xiaoli> 在 2025-03-09 上传 | 大小：57kb | 下载：0

[VHDL编程] FADDER

说明：vhdl一位全加器由两个半加器和一个或门组成 -This is a vhdl of udcnt4
<humingli> 在 2025-03-09 上传 | 大小：272kb | 下载：0

[VHDL编程] I2C_master

说明：利用仿顺序的思想设计I2C-Master功能模块，便于理解，利用该模块在上电时对CMOS芯片GC0307的寄存器初始化。-Imitation of the design ideas in order to use I2C-Master modules, easy to understand, the use of the power module CMOS chips GC0307 when the register initial
<woxx> 在 2025-03-09 上传 | 大小：3kb | 下载：0

[VHDL编程] traffic

说明：此例实现具有特权交通灯的控制，可实现规定方向为绿灯或者红灯，另外方向为红灯或绿灯。数码管显示，亮灯持续时间。-failed to translate
<jack> 在 2025-03-09 上传 | 大小：542kb | 下载：0

[VHDL编程] seg

说明：六位十六位进制数可逆循环计数器、七段译码器设计，完全有VHDL语言设计，生成SYM文件后，设计top.gdf文件，赋好管脚下载到altera芯片上执行。-Sixteen decimal six reversible cycle counter, seven-segment decoder design, fully VHDL language design, build SYM files, design top.gdf file, a
<Michael Zhou> 在 2025-03-09 上传 | 大小：385kb | 下载：0

[VHDL编程] PWM-RGB-IIC-

说明：一键控制三色LED颜色变换，带掉电存储功能 当关机时自动存储关机状态，当下次开机时自动从关时机执行程序 -PWM control keys change color three-color LED with a power failure, power failure memory automatically when the state, the boot time from power-down execution when
<肖敏> 在 2025-03-09 上传 | 大小：2kb | 下载：0

[VHDL编程] encode

说明：Verilog HDL代码，RS（255，239）编码，未采用弱对偶基-Verilog HDL code, RS(255,239)encoder, without weak-dual base
<benjamin> 在 2025-03-09 上传 | 大小：2kb | 下载：0