[VHDL编程] Actel-SRAM-Design

说明：基于Actel公司反熔丝FPGA的开发程序，实现对SRAM进行操作。-Actel antifuse-based FPGA development process, to achieve the SRAM operation.
<huzi> 在 2025-03-13 上传 | 大小：379kb | 下载：0

[VHDL编程] JM

说明：Architecture and the FPGA Prototype for MPEG-2 AudioVideo Decoding
<azaam> 在 2025-03-13 上传 | 大小：538kb | 下载：0

[VHDL编程] ACtel-RTC-hdl

说明：基于Actel公司的反熔丝FPGA实现，实现了实时时钟功能。能区分闰年、大月、小月，秒、分、时自动增长。-this application provides a count of seconds, minutes, hours, day of the week, day of the month, month, and year. The month-ending date is automatically adjuste
<huzi> 在 2025-03-13 上传 | 大小：25kb | 下载：0

[VHDL编程] Digital

说明：与数字预失真相关的论文，包括数字预失真理论与算法实现，宽带功率放大器非线性_行为模型与数字预失真系统研究，射频数字预失真器设计与实现，多阶调制自适应数字预失真算法的研究与改进，基于FPGA的射频功放数字预失真器设计，数字预失真短波功率放大器线性化研究，宽带通信系统中功率放大器的数字预失真技术研究，数字预失真参数提取技术及硬件实现，数字预失真技术在RoF系统中应用研究，WCDMA直放站系统中数字预失真技术的设计与实现，基于IMT_Adva
<lyy> 在 2025-03-13 上传 | 大小：47.5mb | 下载：0

[VHDL编程] trafficlight

说明：交通灯控制器,动态数码管显示。 虽然简单，但是是以前自己写的-Traffic light controller, dynamic digital display. Although simple, but it is written before his
<mars> 在 2025-03-13 上传 | 大小：327kb | 下载：0

[VHDL编程] FIR

说明：This FIR code wriiten in VHDL. This is 16 bit FIR tested on Spartan 3E kit-This is FIR code wriiten in VHDL. This is 16 bit FIR tested on Spartan 3E kit
<gurhans> 在 2025-03-13 上传 | 大小：2.55mb | 下载：0

[VHDL编程] lowpowerfir

说明：This is low power FIR filter, implemented on FPGA Spartan 3 E kit and usin VHDL as the language
<gurhans> 在 2025-03-13 上传 | 大小：406kb | 下载：0

[VHDL编程] Digital-Design-with-CPLD-Part1

说明：Digital Design with CPLD Part1 PDF document with examples
<Christoffer> 在 2025-03-13 上传 | 大小：44.01mb | 下载：0

[VHDL编程] Digital-Design-with-CPLD-Part2

说明：Digital Design with CPLD Part2 PDF document with examples
<Christoffer> 在 2025-03-13 上传 | 大小：35.35mb | 下载：0

[VHDL编程] Digital-Design-with-CPLD-Part3

说明：Digital Design with CPLD Part3 PDF document with examples
<Christoffer> 在 2025-03-13 上传 | 大小：36.02mb | 下载：0

[VHDL编程] Cadence-Encounter

说明：8x8 mulitplier. created this file using the midelsim softwre. Tested and simulated. Great waveform, so the testbench is included also. Does anybody knkow how to make a 16x16 arrray multiplier?
<rell> 在 2025-03-13 上传 | 大小：2.31mb | 下载：0

[VHDL编程] SRAM

说明：VerilogHDL语言读写SRAM内部数据。SRAM芯片型号为61WV102416ALL，即1024K字，每字16位，共16Mb。工作在100MHz频率下。-VerilogHDL language to read and write internal data SRAM. SRAM chip model 61WV102416ALL, ie 1024K words, each word 16, a total of 16Mb. Work
<于潇宇> 在 2025-03-13 上传 | 大小：2kb | 下载：0