[VHDL编程] dds

说明：verilog语言编写，在Quartus II里仿真DDS的产生，包括所有仿真生成的相关文件，-verilog language in the Quartus II DDS in the generation of simulation, including all documents generated by the simulation,
<颜小超> 在 2025-03-13 上传 | 大小：2.87mb | 下载：0

[VHDL编程] EDAhelper

说明：因而，SDRAM常作为数据缓存应用于高速数据传输系统中。目前，许多嵌入式设备的大容量、高速度存储器都采用SDRAM来实现，而且大多都是用专用芯片完成其控制电路，这不但提高了设计成本，而且使系统的硬件电路变得复杂。随着FPGA在嵌入式系统中的广泛应用，如果我们能够结合具体的需要，利用FPGA来设计自己的SDRAM控制器，这些问题就迎刃而解了-During University I studied computer networks hav
<宁欣> 在 2025-03-13 上传 | 大小：74kb | 下载：0

[VHDL编程] So-you-just-received-an-email-with-an-attachment-

说明：basics verilog code and generation logics
<praha> 在 2025-03-13 上传 | 大小：119kb | 下载：0

[VHDL编程] ahdl--sine-wave-code-with-rom-look-up-table_imp.r

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-03-13 上传 | 大小：8kb | 下载：0

[VHDL编程] look-up-table-for-sine-wave-generation

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-03-13 上传 | 大小：16kb | 下载：0

[VHDL编程] Sine-Waves

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-03-13 上传 | 大小：9kb | 下载：0

[VHDL编程] verilog-codes

说明：hi this an verilog codes-hi this is an verilog codes
<praha> 在 2025-03-13 上传 | 大小：56kb | 下载：0

[VHDL编程] Example-b3-1

说明：UART串口加法计数器的使用，用verilog语言编写 -the use of UART serial addition counter
<田甜> 在 2025-03-13 上传 | 大小：1.22mb | 下载：0

[VHDL编程] tb

说明：八线译码器的源文件程序用三态门控制其输出输入-entity eightbitcounter
<俊俊> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] eightbitcounter

说明：8比特同步计数器，采用三态门控制其输入和输出- 8-bit up and down synchronous counter
<俊俊> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-Mxulie

说明：用Verilog编的M序列代码，用的是移位发生器的思想，即循环移动并用后来的数值取代-M-sequence code in Verilog code, using the shift generator the idea that the circulation moving and replaced with the later values
<kongxiangw> 在 2025-03-13 上传 | 大小：6kb | 下载：0

[VHDL编程] EDA-technology-courseware

说明：EDA技术课件 主要讲述Verilog的语法，使用小例子。配合第三版课本。-EDA technology courseware
<lrs> 在 2025-03-13 上传 | 大小：42.43mb | 下载：0