资源列表

« 1 2 ... .16 .17 .18 .19 .20 2321.22 .23 .24 .25 .26 ... 4311 »

[VHDL编程xp

说明:96pin连接器、3366电位器、67148_AD_AD537、AD202隔离放大器、AD537、AD650SD电压频率,频率电压转换器、AD1671高速AD、AD7376,128位数字电位计、ADR440_441_443_444_445、CA3140高输入阻抗运算放大器、EPM7256,FPGA、IC封装大全、IRF430功率场效应管、LH0070、LM139四路差动比较器、MAX197、PCA82C250[1]、Pt1000、TD8
<牛谢宝> 在 2025-03-19 上传 | 大小:9.87mb | 下载:0

[VHDL编程ahb_slave_latest.tar

说明:this shows the ip code for amba ahb slave in vhdl.
<sachin> 在 2025-03-19 上传 | 大小:5kb | 下载:0

[VHDL编程dma_ahb_latest.tar

说明:this shows the ip code for dma controller of amba ahb in vhdl.
<sachin> 在 2025-03-19 上传 | 大小:647kb | 下载:0

[VHDL编程change-8-to-1

说明:很多hdl的常见例子。和一些易错的例子,这是我自已总结的东西-Common examples of many hdl. And some examples of error-prone, this is my own summary of what
<宋俊福> 在 2025-03-19 上传 | 大小:3kb | 下载:0

[VHDL编程GPIOsimulateUART

说明:此代码是用8051普通的GPIO口来模拟串口-This code is to use the GPIO port 8051 to simulate an ordinary serial port
<余金锁> 在 2025-03-19 上传 | 大小:354kb | 下载:0

[VHDL编程suzimiaobiao

说明:数字秒表的实现,我还写个具体的过程要求等,-there is function of clock,it very useful
<宋俊福> 在 2025-03-19 上传 | 大小:93kb | 下载:0

[VHDL编程display

说明:各种显示模块,包括4位LED,LED点阵6个16×16及液晶显示模块源码,经测试直接可用,keil编译,期望对大家有帮助。-A variety of display modules, including four LED, LED dot matrix 6 16 × 16 and LCD module source code, the test can be used directly, compiled by keil , expec
<程昱> 在 2025-03-19 上传 | 大小:10kb | 下载:0

[VHDL编程FPGA-

说明:FPGA设计的主要思路和方法初探,希望对新手有所帮助-FPGA design and the Method of the main ideas, want to help novice
<常春江> 在 2025-03-19 上传 | 大小:718kb | 下载:0

[VHDL编程verilog.

说明:verilog程序设计实例,非常详细,有注释-verilog program design, very detailed, annotated
<yt> 在 2025-03-19 上传 | 大小:170kb | 下载:0

[VHDL编程74ls138-integral-4-wire-encoder-16

说明:74ls138组成16..4线编码器 经过本人验证-74ls138 composed of 16 .. 4 line encoder after I verify
<天下> 在 2025-03-19 上传 | 大小:36kb | 下载:0

[VHDL编程psubadd8

说明:4位减法器,可以完成4位数的减法功能,也可以完成更高一层的8位减法器。-4 subtractor, can complete a four-digit subtraction, you can complete a higher level of 8-bit subtractor.
<吴晓明> 在 2025-03-19 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:减法器可以完成VHDL的减法功能,还可以组成8为减法器的功能-Subtraction can be done VHDL subtraction function can also be composed of 8 features for the subtractor
<吴晓明> 在 2025-03-19 上传 | 大小:1kb | 下载:0
« 1 2 ... .16 .17 .18 .19 .20 2321.22 .23 .24 .25 .26 ... 4311 »

源码中国 www.ymcn.org