资源列表
[VHDL编程] Verilog_RISC_CPU
说明：VHDL主要用于描述数字系统的结构，行为，功能和接口。-VHDL descr iption of digital systems is mainly used for the structure, behavior, function and interfaces.<文婷> 在 2025-04-24 上传 | 大小：385kb | 下载：0
[VHDL编程] altera-cyclone-data-sheet
说明：Altera结合带有软件工具的可编程逻辑技术、知识产权（IP）和技术服务，在世界范围内为14,000多个客户提供高质量的可编程解决方案。-Altera combines the programmable logic with software tools, intellectual property (IP) and technology services worldwide to more than 14,000 customers<文婷> 在 2025-04-24 上传 | 大小：515kb | 下载：0
[VHDL编程] HC11-timing
说明：hc11 timing source code and simulation in Verilog program<Stefka> 在 2025-04-24 上传 | 大小：173kb | 下载：0
[VHDL编程] basic_gate
说明：用vhdl语言编译基础门电路 包括 与门 或门 非门-Basis using vhdl language compiler and the door or gate, including gate NOT gate<宋子皓> 在 2025-04-24 上传 | 大小：279kb | 下载：0
[VHDL编程] bin2bcd7seg
说明：用vhdl语言编译一个码制转换 四位二进制->BCD码，然后将BCD码->七段显示器码。 （1）当输入为0~9的数时，其十位数为0，个位数=输入。 当输入为10~15的数时，其十位数为1，个位数=输入-10。 （2）然后将十位和个位的BCD码转换为七段显示码 -Vhdl language used to compile a binary code system conversion of four-&g<宋子皓> 在 2025-04-24 上传 | 大小：319kb | 下载：0
[VHDL编程] complement
说明：用vhdl语言编译一个8位二进制求补器实现求补运算-Vhdl language compiler with an 8-bit binary complement complement computing device to achieve<宋子皓> 在 2025-04-24 上传 | 大小：291kb | 下载：0