[VHDL编程] cmd_pro

说明：用于SD卡通信控制部分的命令收发部分，verilog语言描述-Communications control part for the SD card send and receive part of the command, verilog language to describe the
<朱红梅> 在 2025-02-07 上传 | 大小：7kb | 下载：0

[VHDL编程] Avalon_Audio

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-02-07 上传 | 大小：2kb | 下载：0

[VHDL编程] Clock_Edge

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] SYNC_FIFO

说明：The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
<gasha> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] data_pro

说明：用于SD卡通信控制部分的数据收发部分，verilog语言描述-SD cards for some of the data send and receive communication control part, verilog language to describe the
<朱红梅> 在 2025-02-07 上传 | 大小：9kb | 下载：0

[VHDL编程] yunlei

说明：实现出租车计费系统，包含所有的源文件-Taxi billing system to achieve
<lilei> 在 2025-02-07 上传 | 大小：732kb | 下载：0

[VHDL编程] color_conv

说明：BT656,YCBCR数据格式转换成VGA(888)数据算法，-BT656, YCBCR data format converted into VGA (888) data algorithm,
<朱红梅> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c_master

说明：I2C控制器，应用于各种I2C主从设备间的通讯-I2C controller, applied to a variety of I2C communication between master and slave devices
<朱红梅> 在 2025-02-07 上传 | 大小：5kb | 下载：0

[VHDL编程] ks_tree

说明：树形加法器 非常实用 进过测试可以达到很高的频率 可直接应用于乘法器电路-ks_tree
<李文民> 在 2025-02-07 上传 | 大小：4.35mb | 下载：0

[VHDL编程] Quartus

说明：用vhdl编写的信号发生器源程序，可以产生正弦波，也可以根据需要产生其他波形-Prepared using vhdl source signal generator can produce sine wave, you can also produce other waveforms as needed
<LFwen> 在 2025-02-07 上传 | 大小：367kb | 下载：0

[VHDL编程] CU

说明：mips指令控制器。fpga上板验证实现。为cpu课设重要模块-mips instruction controller.
<dukenunee> 在 2025-02-07 上传 | 大小：6kb | 下载：0

[VHDL编程] cic

说明：在MATLAB2007A/SIMULINK环境下用DSP BUILDER8.0实现了五级CIC，解决了溢出问题。生成了可用的VHDL文件。- DSP BUILDER8.0 A 5 stages CIC filer is realized in MATLAB2007A/SIMULINK by using DSP Builder 8.0.The overflow problem is resulved.Useful VHDL files a
<hcq> 在 2025-02-07 上传 | 大小：1.47mb | 下载：0