[VHDL编程] bus

说明：一个简单的总线bus代码，初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn
<tom> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] shiftreg

说明：本代码实现了移位寄存器功能，初学者可借鉴学习-This code implements the shift register functions, beginners can learn to learn
<tom> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] 486bus

说明：本代码实现了486总线的功能，初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
<tom> 在 2025-02-05 上传 | 大小：4kb | 下载：0

[VHDL编程] outshiftreg

说明：本代码实现了输出移位寄存器功能，初学者可以借鉴学习-This code implements the output shift register functions, beginners can learn to learn
<tom> 在 2025-02-05 上传 | 大小：1kb | 下载：0

[VHDL编程] hello_led

说明：在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional descr iption FPGA-development process.
<韩飞> 在 2025-02-05 上传 | 大小：6.97mb | 下载：0

[VHDL编程] fulladder

说明：本代码实现了全加器的功能，可供初学者学习-This code implements a full adder functions, for beginners to learn
<tom> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] shuzizhong

说明：这时用VHDL语言编写的多功能数字钟，具有正常的计时功能，还能进行校时、校分，并且具有整点报时功能-Then with the VHDL language multi-functional digital clock, with the normal timing functions, but also to the school, the school hours, and have the whole point timekeepi
<小黄> 在 2025-02-05 上传 | 大小：445kb | 下载：0

[VHDL编程] APB_I2S

说明：这是一个中文版的i2S总线，对搞硬件的朋友会有帮助的-This is a Chinese version of the i2S bus, friends are engaged in the hardware would be helpful
<王涛> 在 2025-02-05 上传 | 大小：2kb | 下载：0

[VHDL编程] audio_codec

说明：i2s协议时飞利浦公司专门为开发音频而开发的协议，这是它的VHDL代码，希望有帮助-i2s agreement, Philips developed specifically for the development of the audio protocol, which is its VHDL code, and want to help
<王涛> 在 2025-02-05 上传 | 大小：1.66mb | 下载：0

[VHDL编程] vhdlcpld

说明：用vhdl实现四人智能抢答器，强大成功，显示抢答号。超时没有人回答，有报警提示。-Using vhdl implementation of four smart Responder, strong success, showing to answer in number. Out that no one answered, there is alarm.
<bela> 在 2025-02-05 上传 | 大小：330kb | 下载：0

[VHDL编程] mc8051

说明：Oregano Systems 8051 ip核-Oregano Systems 8051 ip core
<horven> 在 2025-02-05 上传 | 大小：385kb | 下载：0

[VHDL编程] shuizhongvhdl

说明：这时一个数字钟的VHDL程序，有计时、校时、整点报时功能，很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design
<小黄> 在 2025-02-05 上传 | 大小：1kb | 下载：0