[VHDL编程] shuangxiangbuffer

说明：此程序描写的是双向缓冲器，用VHDL语言描写它的功能，供同学们参考-This program descr iption is bidirectional buffer, using VHDL language to describe its function, the reference for students
<魏银玲> 在 2025-02-05 上传 | 大小：111kb | 下载：0

[VHDL编程] rschufaqi

说明：此程序是根据rs触发器的功能用VHDL语言描述的RS触发器，供同学们学习交流-This program is based on the RS flip-flop rs flip-flop functions described in VHDL language for students learning exchanges
<魏银玲> 在 2025-02-05 上传 | 大小：109kb | 下载：0

[VHDL编程] jkchufaqi

说明：此程序是根据jk触发器的功能用VHDL语言描写的jk触发器，供同学们学习交流-This program is based on the jk flip-flop functions with VHDL descr iption jk flip-flop for students learning exchanges
<魏银玲> 在 2025-02-05 上传 | 大小：108kb | 下载：0

[VHDL编程] mendianlu

说明：用VHDL语言描述了各种门电路，与门，或门，非门，与非，或非-VHDL language describes the various gates, AND gates, OR gates, NAND, NAND, NOR, etc.
<魏银玲> 在 2025-02-05 上传 | 大小：770kb | 下载：0

[VHDL编程] liushuidengyouyi

说明：此程序是用vhdl语言描写的流水灯程序，功能是流水灯左移-This procedure is used in light water vhdl language to describe the program, the function is left light water
<魏银玲> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] quanjiaqi

说明：此程序是用VHDL语言描写的全加器程序，从顶层开始设计的-This procedure is described using VHDL full adder program, designed to start from the top
<魏银玲> 在 2025-02-05 上传 | 大小：98kb | 下载：0

[VHDL编程] doorlock

说明：基于FPGA设计的电子密码锁是一个小型的数字系统，与普通机械锁相比，具有许多独特的优点：保密性好，防盗性强，可以不用钥匙，记住密码即可开锁等。-FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages：good privacy and security , it do not need th
<zm> 在 2025-02-05 上传 | 大小：16kb | 下载：0

[VHDL编程] test_ddr2_ip

说明：ddr2 SDRAM 高性能控制器及测试-DDR2 SDRAM High Performance Controller
<zdwang> 在 2025-02-05 上传 | 大小：11.26mb | 下载：0

[VHDL编程] verilog

说明：次doc文档中有ov7660摄像头模块的verilog驱动程序代码，可以实现对摄像头模块的驱动，实现摄像头的相应功能-There are times doc document verilog driver code ov7660 camera module, camera module can be achieved on the drive to achieve the corresponding functions of the c
<刘佳毅> 在 2025-02-05 上传 | 大小：16kb | 下载：0

[VHDL编程] ddr3

说明：VHDL code sample.this files is the VHDL code for using of DDR3 and DDR2 SDRAM.
<homan> 在 2025-02-05 上传 | 大小：7kb | 下载：0

[VHDL编程] Dec_mul

说明：时间同步后即可确定每帧数据的起始位置，这样就能完整的截取下每一帧。但是，数据中还带有频偏信息。在常规的通信系统中，多普勒很小仅仅会带来很小的频偏，但是在大多普勒的情况下，频偏将非常大，20马赫的速度将会带来将近34K的频偏。因此，如何很好的纠正频偏即为本系统的难点。 OFDM中，我们将大于子载波间隔倍数的频偏称为整数倍频偏，而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔，频偏就不会对均衡
<Nico_S> 在 2025-02-05 上传 | 大小：13.74mb | 下载：0

[VHDL编程] edge

说明：fpga边沿中断检测程序，本程序可以用nios II 仿真。-fpga edge interrupt detection procedures, the procedures can be used nios II simulation.
<赵莉> 在 2025-02-05 上传 | 大小：11.15mb | 下载：0