资源列表

« 1 2 ... .68 .69 .70 .71 .72 873.74 .75 .76 .77 .78 ... 4311 »

[VHDL编程MUART

说明:the transmitter and receiver modules for serial communication
<joseph> 在 2025-02-05 上传 | 大小:4kb | 下载:0

[VHDL编程div

说明:it performs the serail dividing operations
<joseph> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程fpuvhdl

说明:it performs the floating point arithmetic unit
<joseph> 在 2025-02-05 上传 | 大小:98kb | 下载:0

[VHDL编程i2c

说明:inter integrated circuit i2c protocol
<joseph> 在 2025-02-05 上传 | 大小:3kb | 下载:0

[VHDL编程Habenera

说明:Fun little FPGA that plays a portion of Habanera
<Ken> 在 2025-02-05 上传 | 大小:1.47mb | 下载:0

[VHDL编程freq_meter

说明:Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
<Nick> 在 2025-02-05 上传 | 大小:652kb | 下载:0

[VHDL编程vhdl-100

说明:本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
<qianmi> 在 2025-02-05 上传 | 大小:315kb | 下载:0

[VHDL编程vhdl-wenjian

说明:这是我的VHDL格式的电子密码锁源程序,请站长审核啊-This is my VHDL source code format of the electronic lock, please review ah owners
<zaq> 在 2025-02-05 上传 | 大小:2kb | 下载:0

[VHDL编程clock

说明:这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point
<ryan> 在 2025-02-05 上传 | 大小:1017kb | 下载:0

[VHDL编程VHDL_EPP

说明:用VHDL编写的EPP通信协议,可以同时收发字节-EPP written in VHDL, communication protocol, you can also send and receive bytes
<Roy> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程USB

说明:Verilog实现的USB程序,用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be
<Roy> 在 2025-02-05 上传 | 大小:137kb | 下载:0

[VHDL编程vga

说明:Verilog实现的VGA程序,用ISE打开工程文件即可-Verilog implementation VGA program, open the project file with the ISE can be
<Roy> 在 2025-02-05 上传 | 大小:126kb | 下载:0
« 1 2 ... .68 .69 .70 .71 .72 873.74 .75 .76 .77 .78 ... 4311 »

源码中国 www.ymcn.org