[VHDL编程] CODE

说明：AHB总线下的slave ram的verilog代码-AHB bus slave ram verilog
<龙的传人> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] data_rom

说明：正弦信号发生器，用VHDL来完成，抗干扰能力较强，-Sinusoidal signal generator, using VHDL to accomplish, a strong anti-interference ability,
<朱翔捷> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] IDTContrl

说明：该Verilog程序提供了一种控制IDT系列Ram的读写操作程序，每次读写750个16位的数。-The Verilog program control IDT provides a series of read and write operating procedures Ram, 750 each to read and write the number 16.
<刘进> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] HA

说明：half adder vhdl code
<mohsen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_4

说明：Full adder 4 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_8

说明：Full adder 8 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_16

说明：Full adder 16 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] FA_32

说明：Full adder 32 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] 4_selecteurs

说明：code source d un decodeur vhdl 3_8-code source d un decodeur vhdl 3_8
<marouen> 在 2025-02-03 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA_examples

说明：里面共有21个具体实例，附有详细的说明，新手开发的好资料-Which a total of 21 concrete examples, with detailed descr iption of the development of good new information
<窦亮亮> 在 2025-02-03 上传 | 大小：8.14mb | 下载：0

[VHDL编程] dianzizhong

说明：(1) 设置复位功能 　　 (2) 设置启/停功能 　　 (3) 计时精度大于0.01s 　　 (4) 最长计时时间为24h （5）闹钟 （6）设定时间 （7）正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the
<孙国栋> 在 2025-02-03 上传 | 大小：1mb | 下载：0

[VHDL编程] VHDlzhilingdaquan

说明：vhdl 指令和库文件 大全 vhdl 指令和库文件 大全 vhdl 指令和库文件 大全 -vhdl command and library file vhdl Guinness Book instructions and library files and library files vhdl directive vhdl Guinness Book instructions and library files and l
<孙国栋> 在 2025-02-03 上传 | 大小：70kb | 下载：0