[VHDL编程] DesignofEquivalentSampleStorageOscilloscopeBasedon

说明：一些关于示波器的论文， 基于FPGA的等效采样存储示波器设计-A number of papers on the oscilloscope, DesignofEquivalentSampleStorageOscilloscopeBasedonFPGA
<阿汤> 在 2025-02-03 上传 | 大小：245kb | 下载：0

[VHDL编程] TheDigitalMemoryOscillographBasedonFPGA

说明：示波器方面论文，基于FPGA的数字存储示波器-TheDigitalMemoryOscillographBasedonFPGA
<阿汤> 在 2025-02-03 上传 | 大小：136kb | 下载：0

[VHDL编程] ResearchondigtalstorageoscilloscopebasedonFPGA

说明：论文，基于FPGA的数字存储示波器的研究-ResearchondigtalstorageoscilloscopebasedonFPGA
<阿汤> 在 2025-02-03 上传 | 大小：223kb | 下载：0

[VHDL编程] ImplementationofTriggerCircuitinDigital

说明：论文，数字存储示波器中触发电路的FPGA设计与实现，转载-ImplementationofTriggerCircuitinDigital
<阿汤> 在 2025-02-03 上传 | 大小：297kb | 下载：0

[VHDL编程] gh_vhdl_lib_v3_48

说明：The GH VHDL Standard Parts Library is a collection of basic VHDL parts that may be included in larger designs. There is nothing wrong with modifying library parts so that they will meet the system requirements.
<刘> 在 2025-02-03 上传 | 大小：1.34mb | 下载：0

[VHDL编程] calculator

说明：VHDL编写计算器，功能包括：加，减，乘，除。通过keypad输入及输出-Calculator written with VHDL
<hodog> 在 2025-02-03 上传 | 大小：307kb | 下载：0

[VHDL编程] alu_all

说明：用VHDL实现ALU的编码，运行环境Quartus27.2-ALU using VHDL coding to achieve, Quartus27.2 operating environment
<lintong> 在 2025-02-03 上传 | 大小：1.49mb | 下载：0

[VHDL编程] VERILOG-USB2.0IP-core

说明：完整的用VERILOG语言开发的USB2.0 IP核源代码，包括文档、仿真文件-VERILOG language with a complete development of USB2.0 IP core source code, including files, simulation files
<king> 在 2025-02-03 上传 | 大小：215kb | 下载：0

[VHDL编程] fifo1

说明：用VHDl写的FIFO 如果刚学VHDL 看看此程序很有用的-By the FIFO write VHDl learn if VHDL just take a look at this program very useful
<小胖> 在 2025-02-03 上传 | 大小：109kb | 下载：0

[VHDL编程] VGA(FPGA)

说明：基于FPGA的VGA工程文件以及相应的参考资料-FPGA-based VGA engineering documents and the corresponding reference
<高天天> 在 2025-02-03 上传 | 大小：4.04mb | 下载：0

[VHDL编程] DE2_70_TV

说明：基于NIOS II的电视视频处理工程文件，很完整。-NIOS II on TV video processing project file, it is complete.
<高天天> 在 2025-02-03 上传 | 大小：160kb | 下载：0

[VHDL编程] Seg7_dsp

说明：带有FPGA的pll模块的数字钟，带有仿真文件。-With the FPGA module pll digital clock with a simulation file.
<dz> 在 2025-02-03 上传 | 大小：723kb | 下载：0