[VHDL编程] RS204_188

说明：可以省去开发者编写译码器的时间，高效的译码器给开发者带来便利-Save developers time to prepare decoder, efficient decoder to facilitate developer
<周士威> 在 2025-02-02 上传 | 大小：14kb | 下载：0

[VHDL编程] Multiple

说明：高效的乘法器设计，既节约面积，又提高性能，同时减少开发周期-Efficient multiplier design, both to save space and improve performance while reducing the development cycle
<周士威> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] GF_Multipe

说明：加德罗域乘法器提供了一种新型的乘法器设计模式-Multiplier加德罗domain to provide a new design of the multiplier model
<周士威> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] music

说明：通过一个晶振信号的输入，经过分频和音高的编程，实现输出音乐。用外置的蜂鸣器经行发音。-Through a crystal input signal, the frequency and pitch programming to achieve the output of music. After the buzzer with external line pronunciation.
<yuexiangrui> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] PROJ

说明：1、本实验模拟正弦函数发生器 2、使用逻辑分析仪查看波形 3、/proj/simulation目录中可以在modelsim中仿真-1, this experiment simulated sine function generator 2, using the logic analyzer to view waveform 3,/proj/simulation directory of simulation in modelsi
<杨丽杰> 在 2025-02-02 上传 | 大小：1.1mb | 下载：0

[VHDL编程] led_key

说明：quartus下的按键控制led的工程文件-quartus button under the control of engineering documents led
<肖> 在 2025-02-02 上传 | 大小：180kb | 下载：0

[VHDL编程] crcvhdl

说明：vhdl 是想的CRC，本程序已经实现调试-vhdl is to the CRC, the realization of the debugging process has
<吴能峰> 在 2025-02-02 上传 | 大小：286kb | 下载：0

[VHDL编程] vmachine

说明：Verilog code for vending machine.. Descr iption: Vending machine ll take two quarters and distribute one of the two flavors of juice(apple or orange). Inputs: • Q : A quarter has been inserted. • O
<deepa> 在 2025-02-02 上传 | 大小：8kb | 下载：0

[VHDL编程] digital_lock

说明：Verilog code for digital combinational lock //BCAC – Unlock sequence //wrong sequence –alaram goes on and goes off only after pressin another 4 wrong buttons. //once the lock is open ,we can close the lock by press
<deepa> 在 2025-02-02 上传 | 大小：7kb | 下载：0

[VHDL编程] Traffic_llight_controller

说明：Consider the following variation on the traffic light controller problem. A North-South road intersects an East-West road. In addition to the Red/Yellow/Green traffic lights, the N-S road has green left-turn arrows. T
<deepa> 在 2025-02-02 上传 | 大小：6kb | 下载：0

[VHDL编程] request_arbiter

说明：// Inputs --- // DMACSREQ_i -- The 16-bit signal which stores the single request of all the 16 devices // DMACBREQ_i -- The 16-bit signal which stores the burst request of all the 16 devices // hclk_i -- Clock sig
<deepa> 在 2025-02-02 上传 | 大小：11kb | 下载：0

[VHDL编程] clock

说明：以前做的EDA课程设计，CLOCK,可设置时间的,6位数码管显示-Done before the EDA curriculum design, CLOCK, may set the time, digital tube display 6
<王志杰> 在 2025-02-02 上传 | 大小：1.02mb | 下载：0