[VHDL编程] fpga64_027

说明：VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.
<lihard> 在 2025-02-01 上传 | 大小：184kb | 下载：0

[VHDL编程] T65_v302

说明：VHDL source codes of a 65xx compatible cpu core. Version 302.
<lihard> 在 2025-02-01 上传 | 大小：28kb | 下载：0

[VHDL编程] SubDDS

说明：generate the sine wave using DSP Builder
<loo> 在 2025-02-01 上传 | 大小：7kb | 下载：0

[VHDL编程] genode-fx-2009-03

说明：Genode FX is a composition of hardware and software components that enable the creation of fully fledged graphical user interfaces as system-on-chip solutions using commodity FPGAs.
<lihard> 在 2025-02-01 上传 | 大小：1.25mb | 下载：0

[VHDL编程] SDRAM_VerilogCode

说明：基于FPGA的SDRAM控制器Verilog代码，开发环境为Quartus6.1，控制SDRAM实现对同一片地址先写后读。-FPGA-based SDRAM controller Verilog code, development environment for Quartus6.1, control of SDRAM to achieve the same address one after the first time to wri
<姜琰俊> 在 2025-02-01 上传 | 大小：26kb | 下载：0

[VHDL编程] FPGA_DDR_SDRAMverilog

说明：基于Xilinx FPGA的DDRSDRAM的Verilog控制代码，使用的FPGA为Virtex-4，实现对DDRSDRAM的简单控制（对一系列地址的写入和读取）。-Xilinx FPGA-based DDRSDRAM the control of the Verilog code, the use of the FPGA for the Virtex-4, to achieve a simple DDRSDRAM control (
<姜琰俊> 在 2025-02-01 上传 | 大小：466kb | 下载：0

[VHDL编程] vhdlCompetition

说明：用VHDL设计四人抢答器,vhdl学习的基础，很好用-vhdl competition
<吴小平> 在 2025-02-01 上传 | 大小：378kb | 下载：0

[VHDL编程] addDisplay

说明：四人抢答器，用quartus编译过的，vhdl语言，说明详细，欢迎各位下载，-add display led
<吴小平> 在 2025-02-01 上传 | 大小：323kb | 下载：0

[VHDL编程] voter

说明：用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真 -Design using VHDL language VHDL three new voting system for the design document and save it to check the compiler waveform simulation
<米石> 在 2025-02-01 上传 | 大小：33kb | 下载：0

[VHDL编程] counter

说明：利用EDA工具MAX-PlusII的VDHL输入法，输入VHDL程序，实现2位计数器，在七段译码器上以十进制显示：0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器；建立相应仿真波形文件，并进行波形仿真；分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the rea
<米石> 在 2025-02-01 上传 | 大小：90kb | 下载：0

[VHDL编程] p2s

说明：并串转换器：将并行输入的信号以串行方式输出，这里要注意需先对时钟进行分频，用得到的低频信号控制时序，有利于观察结果（可以通过L灯观察结果）-And series converter: the input signal in parallel to serial output, where attention should be paid to the need to carry out first clock frequency, lo
<米石> 在 2025-02-01 上传 | 大小：125kb | 下载：0

[VHDL编程] mul4

说明：分析二进制乘法中计算步骤（多少次加法，何时进行），实现一个有限状态机，执行乘法运算。-Analysis of binary multiplication in the calculation of step (adding the number of times, when it will be), the realization of a finite state machine, the implementation of mult
<米石> 在 2025-02-01 上传 | 大小：204kb | 下载：0