[VHDL编程] 20081129464173846

说明：介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog testbench • 激励和控制和描述 • 结果的产生及验证 – 任务task及函数function – 用户定义的基本单元(primitive) – 可综合的Verilog描述风格-
<卢志文> 在 2025-02-01 上传 | 大小：728kb | 下载：0

[VHDL编程] ISE_tutorial_verilog

说明：Xilinx ISE Tutorial For helping HOW TO
<starplus> 在 2025-02-01 上传 | 大小：968kb | 下载：0

[VHDL编程] VHDL01

说明：全加器仿真程序. 大家可以参考下 ，本人检查无误。无毒。如有问题，请来信咨询。-Full adder simulation program. You can refer to, I check the accuracy. Non-toxic. If you have any questions, please contact us advice.
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL02

说明：加法器和全加器参考程序，由VHDL代码编写。初学者可以看一看。内容无毒，下载请杀毒使用。-Adder reference procedures, prepared by the VHDL code. Beginners can take a look at. Content-free, download antivirus, please use.
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL03

说明：全加器仿真程序代码，本人亲自测试，代码简单，安全无毒。放心下载和使用。-Full adder simulation code, I personally tested the code simple, safe non-toxic. Ease to download and use.
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL04

说明：4位微处理器系统的顶层描述代码，本人亲自测试，代码很简单。明了。内容无毒。放心下载使用-4 top-level descr iption of the microprocessor system code, I personally tested the code is very simple. Clear. The content of non-toxic. Download ease the use of
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL05

说明：ALU算术逻辑运算模块设计代码。内容简单。是个不错的代码，学习的人可以下载参阅。-ALU arithmetic logic operations module design code. Simple. Is not a bad code, people can download the study refer to.
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] music

说明：基于FPGA的乐曲发生器设计，以 EDA 技术为核心的能在可编程 ASIC 上进行系统芯片集成的新设计方法-FPGA-based music generator designed to EDA technology as the core of the ASIC can be carried out in a programmable system-on-chip integration of the new design method
<rabbit> 在 2025-02-01 上传 | 大小：216kb | 下载：0

[VHDL编程] VHDL06

说明：16×4bit的FIFO设计代码，学习代码，请在下载24小时后删除。-16 × 4bit the FIFO design code, learning the code, please delete after 24 hours to download.
<yanyinhong> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] vending_machine

说明：自动售货机模型，可以设置商品价钱及数量。0.5元及1元投币。可以返回最多1.5元。-Vending machine model, can set the price and quantity of goods. 0.5 yuan and 1 yuan coin. Can return a maximum of 1.5 per head.
<lijiang> 在 2025-02-01 上传 | 大小：317kb | 下载：0

[VHDL编程] minimigJ_source_04_08_2008

说明：Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer. Version minimig-j used on the Minimig fpga board.
<lihard> 在 2025-02-01 上传 | 大小：191kb | 下载：0

[VHDL编程] packer

说明：verilog data packer verilog data packer-verilog data packer verilog data packer verilog data packer
<siuyuen> 在 2025-02-01 上传 | 大小：3kb | 下载：0