资源列表

« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4311 »

[VHDL编程Verilog的135个经典设计实例

说明:Verilog的135个经典设计实例,部分摘录如下:【例 9.23】可变模加法/减法计数器【例 11.7】自动售饮料机【例 11.6】“梁祝”乐曲演奏电路【例 11.5】交通灯控制器【例 11.2】4 位数字频率计控制模块【例 11.1】数字跑表【例 9.26】256×16 RAM 块【例 9.27】4 位串并转换器【例 11.8】多功能数字钟【例 11.9】电话计费器程序【例 12.13】CRC 编码【例 12.12】(7,4)循环码
<三棵树机务段> 在 2024-11-09 上传 | 大小:164kb | 下载:0

[VHDL编程demodulation

说明:基于verilog HDL的BPSK解调的FPGA实现,仿真结果验证良好。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684BPSK u89E3 u8C03 u7684FPGA u5B9E u73B0 uFF0C u4EFF u771F u7ED3 u679C u9A8C u8BC1 u826F u597D u3002IDE u4E3Avivado 2014)
<涛2017777> 在 2024-11-09 上传 | 大小:128kb | 下载:0

[VHDL编程cordic

说明:基于verilog HDL的cordic算法FPGA实现。省去繁琐的乘法开方计算。IDE为vivado 2014( U57FA u4E8Everilog HDL u7684cordic u7B97 u6CD5FPGA u5B9E u73B0 u3002 u7B1 u53BB u7E1 u7410 u7684 u4E58 u6CD5 u5F00 u65B9 u8BA1 u7B97 u300BIDE
<涛2017777> 在 2024-11-09 上传 | 大小:95kb | 下载:0

[VHDL编程eetop.cn_ISCAS89(verilog)

说明:ISCAS89测试基准电路,verilog编写,可用于测试向量的生成(iscas89 benchmark, written in verilog language, can be used to generate test pattern)
<昵称110> 在 2024-11-09 上传 | 大小:1010kb | 下载:0

[VHDL编程VGA_Display(FPGA)

说明:在FPGA开发平台上,通过按键控制一个弹球小游戏。输出VGA显示信号输送到显示器上显示(On the FPGA development platform button control of a pinball game. VGA output signal is supplied to the display displayed on the display)
<Caste> 在 2024-11-09 上传 | 大小:3.79mb | 下载:0

[VHDL编程sobel

说明:由Verilog编写在FPGA实现sobel算法应用于图像边缘检测,工程文件可在quartus13.1以上版本打开;工程使用到ram、fifo、pll三种ip核,design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块,sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果;测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化,再将生成文件中数据用串口发给FPGA
<丶大娱乐家> 在 2024-11-09 上传 | 大小:9.75mb | 下载:0

[VHDL编程phy802.11

说明:基于802.11物理层fpga代码开发,包括发送和接收端,可用于原型验证和后期开发参考(802.11 the physical fpga based on code development, including sending and receiving end, can be used in the prototype test and late development reference)
<MrDouDou> 在 2024-11-09 上传 | 大小:4.6mb | 下载:0

[VHDL编程analog_and_mixed_signal_ic_design

说明:模拟与混合信号集成电路前端设计培训,内含ADC设计,verilog A, SPICE,设计方程\方法等(Analog and mixed signal ic front end design tutorial, example ADC design. including Verilog A, SPICE and design equations for AMS circuit design.)
<Alex Xiang> 在 2024-11-09 上传 | 大小:23.94mb | 下载:0

[VHDL编程traffic

说明:FPGA编程,用Verilog语言实现交通灯功能(The FPGA programming, implement traffic lights with Verilog language function)
<龚俊> 在 2024-11-09 上传 | 大小:133kb | 下载:0

[VHDL编程clock

说明:FPGA编程,用Verilog语言实现数字钟功能(The FPGA programming, the function for digital clock with Verilog language)
<龚俊> 在 2024-11-09 上传 | 大小:1.12mb | 下载:0

[VHDL编程MUX_VHDL

说明:A multiplexer allows digital signals several sources to be routed onto a single bus or line. A input to the multiplexer allows the source of the signal to be chosen. We look at two multiplexer examples in this tut
<pouya> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程I2C

说明:I2C 协议的代码实现,主要实现了I2C协议的操作有:开始,结束,应答,接受数据,发送数据等(This source code implements the I2C protocol with star, end, ack, receive data, send data and so on.)
<largesun> 在 2024-11-09 上传 | 大小:1kb | 下载:0
« 1 2 ... .79 .80 .81 .82 .83 4184.85 .86 .87 .88 .89 ... 4311 »

源码中国 www.ymcn.org