[VHDL编程] temp

说明：掌握时间一直是人们最基本的需求，而在快节奏的当今社会，时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，拥有更长的寿命，因此现在越来越得到广泛的使用。按照系统设计功能的要求，系统分为综合计时模块，数据调整模块，红外接收解码模块以及显示模块等4个模块，其中综合计时模块又包含7个子模块（年、月、日、星期、时、分、秒），每个子模块都具有预置，计数和进位的功能。(Time
<niconi > 在 2025-04-23 上传 | 大小：1.3mb | 下载：0

[VHDL编程] chysn

说明：Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
<tfeaivu > 在 2025-04-23 上传 | 大小：147kb | 下载：0

[VHDL编程] sai_ex72

说明：This program has exceeded the performance of other algorithms, Including AHP, factor analysis, regression analysis, cluster analysis, DC-DC power single-part set-loop control.
<pqsgpjm > 在 2025-04-23 上传 | 大小：147kb | 下载：0

[VHDL编程] FPGA 经典 100 问

说明：fpga 经典100问 ，一些较好的资料整理(FPGA classic 100 questions, some better data collation)
<刘磊帅锅 > 在 2025-04-23 上传 | 大小：3.11mb | 下载：0

[VHDL编程] cordic

说明：硬件实现了cordic算法，具有快速实现的优势(verilog version of cordic algorithm)
<垚垚佟 > 在 2025-04-23 上传 | 大小：4kb | 下载：0

[VHDL编程] jp

说明：led灯按顺序显示，EDA课程实验,verilog语言(EDA experiment with Verilog language)
<miaomiaojiang > 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] y210

说明：三八译码器，四位加法器，EDA实验，用verilog编写(EDA experiment with verilog language)
<miaomiaojiang > 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] clock1

说明：时钟显示程序，EDA实验，用verilog语言编写(EDA experiment with verilog language)
<miaomiaojiang > 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_lock_vga_display

说明：Altera DE1平台的数字密码锁设计，可以驱动VGA显示(Altera DE1 platform digital password lock design, can drive VGA display)
<SDUGNN > 在 2025-04-23 上传 | 大小：17.07mb | 下载：0

[VHDL编程] jingxiang_beipin

说明：实现编码器鉴向和4倍频，可用于电机测速等。(To achieve encoder and 4 times the frequency, can be used for motor speed and so on.)
<子炎恋紫雪 > 在 2025-04-23 上传 | 大小：4kb | 下载：0

[VHDL编程] keypad

说明：4*4的薄膜按键，采用状态机实现译码功能和按键消抖功能(4 * 4 of the film button, using the state machine to achieve decoding and key function)
<子炎恋紫雪 > 在 2025-04-23 上传 | 大小：2mb | 下载：0

[VHDL编程] uart_ip

说明：实现串口通信模块设置，包括频率分频、波特率产生、接口时序要求(Implementation of serial communication module settings, including frequency division, baud rate generation, interface timing requirements)
<子炎恋紫雪 > 在 2025-04-23 上传 | 大小：6kb | 下载：0