资源列表
[VHDL编程] modelsim_10.1d破解工具
说明:modelsim_10.1d破解工具 modelsim_10.1d破解工具(modelsim_10.1d crack tools)<email126address > 在 2025-04-30 上传 | 大小:510kb | 下载:0
[VHDL编程] pipelined_fft_256
说明:verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)<lionsde > 在 2025-04-30 上传 | 大小:216kb | 下载:0
[VHDL编程] adaptive_lms_equalizer
说明:自适应算法的verilog实现,是一个很好的学习例子(The adaptive algorithm verilog implementation is a good example of learning)<lionsde > 在 2025-04-30 上传 | 大小:55kb | 下载:0
[VHDL编程] dds_synthesizer
说明:Verilog编写的基于DDS的信号发生器,频率可变。(Verilog prepared by the DDS-based signal generator, the frequency variable.)<lionsde > 在 2025-04-30 上传 | 大小:325kb | 下载:0