资源列表

« 1 2 ... .64 .65 .66 .67 .68 3869.70 .71 .72 .73 .74 ... 4311 »

[VHDL编程sw_debounce

说明:当三个独立按键的某一个被按下后,相应的LED被点亮;再次按下后,LED熄灭,按键控制LED亮灭 -When one of the three independent keys is pressed, the corresponding LED is lit once again, after the LED is out, the button control LED light off
<左乐> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程johnson

说明:流水等方向控制,通过按键控制方向的左右移动。-Water flow and other direction control, through the key control direction of the left and right movement.
<左乐> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程led_seg7

说明:七段数码管显示实验,通过运行程序可以让数码管,显示不同的数字。-Seven segment digital tube display experiment, through the operation of the program can make digital tube, showing different figures.
<左乐> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程macroblock_motion_detection_latest.tar

说明:macroblock motion detection
<carlos andres> 在 2024-11-17 上传 | 大小:393kb | 下载:0

[VHDL编程dct

说明:DCT 2d for JPEG in verilog
<carlos andres> 在 2024-11-17 上传 | 大小:14mb | 下载:0

[VHDL编程Huffman_enc_dec

说明:Huffman encoder decoder verilog
<carlos andres> 在 2024-11-17 上传 | 大小:9kb | 下载:0

[VHDL编程rgb2ycrcb

说明:RGB to YCC space color converter verilog
<carlos andres> 在 2024-11-17 上传 | 大小:4kb | 下载:0

[VHDL编程ycrcb2rgb

说明:YCC to RGB space color converter verilog
<carlos andres> 在 2024-11-17 上传 | 大小:4kb | 下载:0

[VHDL编程Frequency-meter-program-source-code

说明:基于FPGA实现的采用等精度测频原理的频率计程序源码与仿真-Frequency meter program source code and simulation based on the use and other precision frequency measurement principle of FPGA implementation
<> 在 2024-11-17 上传 | 大小:121kb | 下载:0

[VHDL编程FPGA-on-the-LED-display-control

说明:FPGA对LED显示器的控制,包括设计方法,部分源代码和结果-FPGA on the LED display control
<> 在 2024-11-17 上传 | 大小:13kb | 下载:0

[VHDL编程zed_hdmi_720p

说明:zedboard板所用的HDMI工程文件,VHDL语言,适用于720P图像采集和显示-HDMI project file zedboard plate used, VHDL language, suitable for image acquisition and display 720P
<xuyong> 在 2024-11-17 上传 | 大小:40kb | 下载:0

[VHDL编程sp6ex14

说明:verilog,ISE工程。倒车雷达实例,每100ms产生1个超声波测距模块所需的10us高脉冲激励,并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值(以10us为单位),与此同时,蜂鸣器根据障碍物远近,也会相应的发出不同频率的响声。-verilog, ISE project. Reversing radar instance, every 100ms high pulse generating 10us require
<lyg> 在 2024-11-17 上传 | 大小:5.94mb | 下载:0
« 1 2 ... .64 .65 .66 .67 .68 3869.70 .71 .72 .73 .74 ... 4311 »

源码中国 www.ymcn.org