文件名称:half_clk
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog HDL语言实现的二分频，输出频率是输入频率的一半。-Using Verilog HDL language of the two frequency, output frequency is half the input frequency.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
half_clk
........\design
........\......\half_clk.v
........\......\half_clk.v.bak
........\sim
........\...\half_clk.cr.mti
........\...\half_clk.mpf
........\...\tb_half_clk.v
........\...\tb_half_clk.v.bak
........\...\vsim.wlf
........\...\work
........\...\....\_info
........\...\....\_temp
........\...\....\.....\vlog3fiv59
........\...\....\.....\vlog7gbb9n
........\...\....\.....\vlogjjg981
........\...\....\.....\vlogvjhx96
........\...\....\.....\vlogxfeiah
........\...\....\_vmake
........\...\....\half_clk
........\...\....\........\_primary.dat
........\...\....\........\_primary.dbs
........\...\....\........\_primary.vhd
........\...\....\........\verilog.asm64
........\...\....\........\verilog.rw64
........\...\....\tb_half_sclk
........\...\....\............\_primary.dat
........\...\....\............\_primary.dbs
........\...\....\............\_primary.vhd
........\...\....\............\verilog.asm64
........\...\....\............\verilog.rw64