[VHDL编程] can

说明：CAN总线控制器的FPGA源代码，verilog语言编写，支持CAN2.0B协议。对CAN总线开发者非常有用。-FPGA CAN bus controller source code, verilog language, support CAN2.0 protocol B. Developers of CAN bus is very useful.
<新一> 在 2024-10-16 上传 | 大小：1719296 | 下载：0

[VHDL编程] UART_PRA

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2024-10-16 上传 | 大小：2048 | 下载：0

[VHDL编程] FND_TEST

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] LCD_TEST

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] UART_LED_FND_LCD

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] LED_FND_LCD

说明：Hi, This Verilog practice code-Hi, This is Verilog practice code
<TaeKiHong> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] UART_TEST

说明：this is FPGA Verilog project
<TaeKiHong> 在 2024-10-16 上传 | 大小：3471360 | 下载：0

[VHDL编程] fnd-clk

说明：FND, SEGment verilog code
<TaeKiHong> 在 2024-10-16 上传 | 大小：2048 | 下载：0

[VHDL编程] Read_SPI_ADC

说明：This VHDL code takes a clock, reset, Capture_EN and SPI data LT2315 ADC and generates SPI_CLK and SPI_nCS of it and reads 12-bit serial data ADC and returns 12-bit parallel data.-This VHDL code takes a clock, reset, Capt
<Hossein> 在 2024-10-16 上传 | 大小：1024 | 下载：0

[VHDL编程] altera-TimeQuest_User_Guide

说明：alter时序约束的开发者手册，从官方直接拿到的。-altera timing handbook，directly got xilinx.
<程云> 在 2024-10-16 上传 | 大小：3943424 | 下载：0

[VHDL编程] xilinx-tcl

说明：Xilinx脚本约束手册，从官方直接拿到的，对Xilinx FPGA开发很有用的。-Xilinx tcl handbook, directly got Xilinx。
<程云> 在 2024-10-16 上传 | 大小：2573312 | 下载：0

[VHDL编程] i2c_master_top

说明：I2C控制总线的顶层描述verilog代码，选项中没有verilog语言，故选择VHDL-The function descr iption of I2C bus top level
<Luke> 在 2024-10-16 上传 | 大小：2048 | 下载：0