资源列表
[VHDL编程] shuzizhong
说明:vhdl数字钟通过fpeg仿真实现vhdl实验课设 -vhdl digital clock<郑泽> 在 2025-01-31 上传 | 大小:125kb | 下载:0
[VHDL编程] FPGA-code--about-a-bookk
说明:这是FPGA嵌入式项目开发一书的实例代码 对于FPGA初学者来说,一定的参考价值-it is code about FPGA, it is valuable for green hand!<zhangxiaoqiang> 在 2025-01-31 上传 | 大小:5.53mb | 下载:0
[VHDL编程] DDS_signal_genarator
说明:这是一个利用verilog语言编写的信号发生器的例子,值得参考-this is a code about signal generator by VIERILOG LANGUAGE!<zhangxiaoqiang> 在 2025-01-31 上传 | 大小:1.99mb | 下载:0