[VHDL编程] mac21

说明：this file is a multiply and accumulate logic built in VHDL platform.-this file is a multiply and accumulate logic built in VHDL platform.
<varun konda> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] x1286

说明：实现外部ADC采样,并且能证明数据的正确性，这个代码是经过实际的仿真实现的-Implement an external ADC sampling, and can prove the correctness of the data, this code is implemented after the actual simulation
<wangzhiyu> 在 2025-03-04 上传 | 大小：3.49mb | 下载：0

[VHDL编程] Peak_SNR

说明：it describes how to calculate psnr for colorimage
<vksreedhar> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] Micro

说明：build micro with verilog/vhdl
<Hamid> 在 2025-03-04 上传 | 大小：883kb | 下载：0

[VHDL编程] SEG7

说明：基于xilinx的开发板，利用verilog语言实现扫描数码管，小键盘和计数的功能-Xilinx development board based on the use of digital scanning verilog language, keypad and counting functions
<john> 在 2025-03-04 上传 | 大小：2.04mb | 下载：0

[VHDL编程] ICAD

说明：基于verilog的A/D采样控制电路设计，包括代码和仿真图像-Verilog based on the A/D sampling control circuit design, including code and simulation images
<李阳> 在 2025-03-04 上传 | 大小：77kb | 下载：0

[VHDL编程] DigitClock

说明：基于FPGA的电子钟设计，有时分秒的按钮调节。重置，清零功能-FPGA-based electronic clock design, sometimes the buttons to adjust the minutes and seconds. Reset, clear function
<魏如花> 在 2025-03-04 上传 | 大小：585kb | 下载：0

[VHDL编程] relay

说明：code for relay in mobile jamming
<Vikas> 在 2025-03-04 上传 | 大小：11kb | 下载：0

[VHDL编程] adder

说明：选择相加器，可以通过拨动开关控制输入1，输入2，输入3的相加顺序。-Choose the summator, can through the toggle switch control input 1, type 2, input the addition order of 3.
<henry> 在 2025-03-04 上传 | 大小：12.35mb | 下载：0

[VHDL编程] tringular

说明：triangular wave in VHDL
<Ajay Kumar> 在 2025-03-04 上传 | 大小：262kb | 下载：0

[VHDL编程] lcd_verilog

说明：lcd programming for FPGA
<Ajay Kumar> 在 2025-03-04 上传 | 大小：353kb | 下载：0

[VHDL编程] 7_seg

说明：seven segment interfacing.
<Ajay Kumar> 在 2025-03-04 上传 | 大小：125kb | 下载：0