[VHDL编程] fpga

说明：简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证-Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8
<梁琦> 在 2025-02-04 上传 | 大小：1.73mb | 下载：0

[VHDL编程] CHENG

说明：这是关于psk解调与调制器的VHDL语言的程序 是关于FPGA的实现，希望能帮助各位-This is about psk demodulator and modulator VHDL language program is implemented on the FPGA, hoping to help you
<李淼> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] Enc_With_Punc---2011-11-28-v3.0

说明：Viterbi 译码打孔和去打孔代码, ,VERILOG 代码，自己写的，包含时钟打孔，-Viterbi Decoder With Puncture and Depuncture， Verilog Code，clock puncture ,
<> 在 2025-02-04 上传 | 大小：2.38mb | 下载：0

[VHDL编程] ceping1

说明：基于ＦＰＧＡ的一个频率计的设计，希望对有需要的朋友们有所帮助。很是简单的一个东西，希望大家一起改进-FPGA-based design a frequency counter, and I hope there is a need to help friends. It is simply a thing, I hope everyone Improved! ! !
<王凌> 在 2025-02-04 上传 | 大小：1.92mb | 下载：0

[VHDL编程] I2C_slavemodule

说明：Verilog I2C 转SPI 总线代码，在MAX EP240上成功使用，设计很简洁，很不错-Verilog I2C TO spi code
<> 在 2025-02-04 上传 | 大小：1.85mb | 下载：0

[VHDL编程] uartverilog

说明：VERILOG HDL下写的串口驱动程序，经验证可以正常实现串口功能-VERILOG HDL to write serial driver, proven functionality can normally achieve serial
<余小新> 在 2025-02-04 上传 | 大小：4.97mb | 下载：0

[VHDL编程] FPGA-BASYS2

说明：基于FPGA BASYS2开发板的数字钟，能够实现计时，时间校准，闹钟，整点报时等功能。-Development board based on FPGA BASYS2 digital clock, to achieve timing, time calibration, alarm, hourly chime functions.
<何畅> 在 2025-02-04 上传 | 大小：4kb | 下载：0

[VHDL编程] FPGA-a-CPLD-kaifajingyan

说明：很难得的FPGA与CPLD开发经验，希望对大家有所帮助-Hard to come by FPGA and CPLD development experience
<zouyong> 在 2025-02-04 上传 | 大小：928kb | 下载：0

[VHDL编程] nspwm

说明：用fpga生产SPWM波形稳定，输出频率占空比可调。
<jackoxiong> 在 2013-07-17 上传 | 大小：2.44mb | 下载：0

[VHDL编程] nspwm

说明：功能：产生SPWM波形，频率，占空比任意可调，输出波形稳定.-Function: generate SPWM waveform, frequency, duty cycle adjustable, the output waveform is stable.
<adrian> 在 2025-02-04 上传 | 大小：2.44mb | 下载：0

[VHDL编程] spwm2

说明：用fpga产生sPWM波形，输出波形稳定，占空比频率任意可调。-SPWM waveform generated by fpga, the output waveform is stable, adjustable duty cycle frequency.
<adrian> 在 2025-02-04 上传 | 大小：3.23mb | 下载：0

[VHDL编程] Music_Player

说明：基于Verilog的音乐播放器程序，在Modelsim6.5上仿真通过并可以在开发板上运行-Verilog-based music player program, in Modelsim6.5 through simulation and can be run on the development board
<朱恒> 在 2025-02-04 上传 | 大小：2.26mb | 下载：0