资源列表

« 1 2 ... .09 .10 .11 .12 .13 3014.15 .16 .17 .18 .19 ... 4311 »

[VHDL编程filter

说明:基于VHDL的FIR数字滤波器的设计,可以自己修改参数设置滤波器阶数-FIR digital filter design based on VHDL, can modify the parameters to set the filter order
<123> 在 2025-02-08 上传 | 大小:1.77mb | 下载:0

[VHDL编程CPLD-digital-clock-design

说明:基于CPLD实验板的多功能数字钟设计,运用VHDL编写程序-Multifunction digital clock design based on CPLD experimental board, the use of VHDL programming
<木子李> 在 2025-02-08 上传 | 大小:72kb | 下载:0

[VHDL编程elevator

说明:改程序是电梯的控制程序,verilog语言编写-The reform program is the elevator control procedures, verilog language write
<王金锐> 在 2025-02-08 上传 | 大小:720kb | 下载:0

[VHDL编程Audio_test

说明:公司开发板程序E-PLAY-EP4CE40 Audio源码-Company development board program E-PLAY-EP4CE40 Audio Source
<lenovo> 在 2025-02-08 上传 | 大小:28.51mb | 下载:0

[VHDL编程TV_VGA

说明:公司开发板程序E-PLAY-EP4CE40 VGA图像处理源码 -A Company development board program E-PLAY-EP4CE40 VGA image processing source code
<lenovo> 在 2025-02-08 上传 | 大小:5.19mb | 下载:0

[VHDL编程E4CE40_TV_PAL

说明:Altera E4CE40 TV PAL制式 源码-Altera E4CE40 TV PAL standard source
<lenovo> 在 2025-02-08 上传 | 大小:7.41mb | 下载:0

[VHDL编程USB_SOFT

说明:公司开发板程序E-PLAY-EP4CE40 USB接口源码-E-PLAY-EP4CE40 USB interface source code of corporate development board procedures
<lenovo> 在 2025-02-08 上传 | 大小:2.9mb | 下载:0

[VHDL编程Mul32

说明:Verilog语言编写的单精度浮点数乘法器-The Verilog language of single precision floating point multiplier
<lenovo> 在 2025-02-08 上传 | 大小:8kb | 下载:0

[VHDL编程ps2

说明:公司开发板程序E-PLAY-EP4CE40 ps/2接口源码-Company development board program E-PLAY-EP4CE40 ps/2 interface source
<lenovo> 在 2025-02-08 上传 | 大小:23.99mb | 下载:0

[VHDL编程ADD

说明:Verilog编写的Altera单精度加法器源码-Altera single precision adder source Verilog prepared
<Lenovo> 在 2025-02-08 上传 | 大小:271kb | 下载:0

[VHDL编程rs232

说明:verilog HDL FPGA串口接受与传输,用于其他电子设备与FPGA之间通过串口进行数据传输-the verilog HDL FPGA serial port receive and transmission, data transmission through the serial port for other electronic equipment and FPGA
<王浩骏> 在 2025-02-08 上传 | 大小:2kb | 下载:0

[VHDL编程da_control

说明:这是我在一个电源系统中用的程序,采用VHDL语言实现,用状态机实现-This is my program, used in a power system using VHDL language, using the state machine to achieve
<lh> 在 2025-02-08 上传 | 大小:1kb | 下载:0
« 1 2 ... .09 .10 .11 .12 .13 3014.15 .16 .17 .18 .19 ... 4311 »

源码中国 www.ymcn.org