资源列表
[VHDL编程] VHDL-32bit-add
说明:功能实现:“1015+1016+1017+...+1115” 101个数的累加(1s/次) 数码管显示结果,结果为1015、2031、3048、40-The functions: " 1015+1016+1017+ the ...+1115" 101 the number of cumulative (1s/time) digital tube display results, results 1015,2031,30<张前良> 在 2025-02-08 上传 | 大小:432kb | 下载:0
[VHDL编程] HiSPi_receiver_v4.0_XP2
说明:支持美光HiSpi串行接口转12并行数据输出的FPGA程序-a project that support Hispi protocl<张谋冠> 在 2025-02-08 上传 | 大小:2.68mb | 下载:0
[VHDL编程] DE2_mt9m111-
说明:DE2_mt9m111例程 视频图像采集模块-DE2_mt9m111 routine video image acquisition module<张自力> 在 2025-02-08 上传 | 大小:13.19mb | 下载:0
[VHDL编程] VHDL TFT LCD屏控制器 MCU程序
说明:VHDL TFT LCD屏控制器 MCU程序<clylilian> 在 2013-01-17 上传 | 大小:1.29mb | 下载:0
[VHDL编程] KCPSM6_Release5_30Sept12(Virtex6)
说明:XIlinx Virtex-6 (Spartan6及7系列)的PicoBlaze的源代码(官网转载),与用于Virtex2、Spartan3的不一样!-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s no<wangnant> 在 2025-02-08 上传 | 大小:3.52mb | 下载:0
[VHDL编程] From-Arithmetic-to-Hardware-Logic
说明:夏宇闻著作:从算法设计到硬线逻辑的实现.DOC Verilog HDL的基本算法及实现-From Arithmetic to Hardware Logic. Verilog HDL<zhangyc> 在 2025-02-08 上传 | 大小:816kb | 下载:0
[VHDL编程] jiaozhi_1024
说明:用VHDL语言实现按字节交织,交织深度为4.每组256字节-Block interleaver<杨超> 在 2025-02-08 上传 | 大小:17.04mb | 下载:0
[VHDL编程] jiaozhi_64
说明:VHDL语言实现按字节块交织,实现每64字节进行一次交织。-The VHDL language byte block interleaving, once every 64 bytes intertwined.<杨超> 在 2025-02-08 上传 | 大小:7.26mb | 下载:0