[VHDL编程] chumoping(Verilog)

说明：verilog实际例子，非常适合初学者学习-verilog practical examples, very suitable for beginners to learn
<王林> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] ds112

说明：xilinx Virtex-4简介 三个系列 - LX/SX/FX - Virtex-4 LX：高性能逻辑应用解决方案 - Virtex-4 SX：高性能数字信号处理 (DSP) 应用解决方案 - Virtex-4 FX：高性能全功能嵌入式平台应用解决方案-Virtex-4 Family Overview
<corez> 在 2025-04-24 上传 | 大小：109kb | 下载：0

[VHDL编程] keyboardcontroller_latest.tar

说明：keyboard controller vhdl
<wang> 在 2025-04-24 上传 | 大小：15kb | 下载：0

[VHDL编程] ddslabview

说明：The reference design and example presented in this article illustrates how you can add a DDS (direct digital synthesis) waveform generator to your LabVIEW FPGA based applicationThe examples for this article are contained
<charlysed> 在 2025-04-24 上传 | 大小：3.12mb | 下载：0

[VHDL编程] CoolRunner

说明：This the default CPLD design shipped with the board. The CPLD helps reduce the number of jumpers on the board and simplifies the interaction of all the possible FPGA configuration memory sources-This is the default CPLD
<charlysed> 在 2025-04-24 上传 | 大小：102kb | 下载：0

[VHDL编程] spislave_latest.tar

说明：SPI接口的verilog代码，本代码是从机代码。-SPI interface verilog code, the code is slave machine code.
<王远> 在 2025-04-24 上传 | 大小：34kb | 下载：0

[VHDL编程] simple_spi_latest.tar

说明：SPI主机的Verilog代码，有详细的文档说明。文件无密码！-SPImaster Verilog code, with detailed documentation. No password!
<王远> 在 2025-04-24 上传 | 大小：562kb | 下载：0

[VHDL编程] PipelineSim

说明：用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作.-Verilog prepared by the simple lines with a CPU, instruction set modified from under the DLX instruction set. Supports only fixed-point operation.
<john> 在 2025-04-24 上传 | 大小：67kb | 下载：0

[VHDL编程] UART

说明：UART发送数据 中断接受数据 UART发送数据 中断接受数据-UART interrupt receive UART transmit data
<万工> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] am1808_zce_ibis_model_

说明：基于AM1808系统开发电路系统产品,电路仿真模型文件-based on am1808 circle design and simulation
<chenshisheng> 在 2025-04-24 上传 | 大小：141kb | 下载：0

[VHDL编程] ImplementationofaMulti_channelParallelDataAcquisit

说明：基于CPLD的并行多路数据采集控制器,包括源代码、测试文件、说明文档。河北大学学报(自然科学版) 2005年 04期 文章“基于CPLD的并行多路数据采集控制器”相应的源代码，作者公开 -Implementation of a Multi_channel Parallel Data Acquisition Controller with CPLD，include source code、testbench and docume
<> 在 2025-04-24 上传 | 大小：312kb | 下载：0

[VHDL编程] usb

说明：USB的verilog IP模块，经过DesignCompiler综合验证-USB-verilog IP module, comprehensive verification through DesignCompiler
<sj> 在 2025-04-24 上传 | 大小：56kb | 下载：0