资源列表
[VHDL编程] exer_vhdl_PWM
说明:具有微处理器接口的PWMSG,周期和占空比均可调,感兴趣的可以自己扩展其他接口-Microprocessor interface PWMSG, period and duty cycle can be adjusted, interested can extend other interfaces<太猛了> 在 2025-02-25 上传 | 大小:1kb | 下载:0
[VHDL编程] DSP_EMIF_if
说明:fpga的emif的设计与开发的源代码-source code the fpga emif, design and development! ! ! !<gaoyan> 在 2025-02-25 上传 | 大小:1kb | 下载:0
[VHDL编程] CIC-UPSAMPLE
说明:CIC内插 内插系数可变,阶数1~6,Verilog版本-Inserted within the CIC interpolation factor variable, the order of 1 to 6, the Verilog version<邹燕然> 在 2025-02-25 上传 | 大小:3kb | 下载:0
[VHDL编程] logic_analysis
说明:逻辑分析仪设计,完成了数据采样,VGA显示控制,请大家使用-logic analysis<lee> 在 2025-02-25 上传 | 大小:5.8mb | 下载:0
[VHDL编程] LED_ontrol_VHDL
说明:基于FPGA的LED控制电路设计资料(VHDL程序)-LED control circuit design information (VHDL)<pei> 在 2025-02-25 上传 | 大小:5kb | 下载:0
[VHDL编程] MFSK_modulation
说明:基于VHDL的mfsk调制电路设计(VHDL源程序)-Based on VHDL mfsk modulation circuit design (VHDL source)<pei> 在 2025-02-25 上传 | 大小:62kb | 下载:0
[VHDL编程] RobustVerilog_free1.2_win
说明:RobustVerilog生成verilog工具-RobustVerilog version<李文强> 在 2025-02-25 上传 | 大小:2.62mb | 下载:0
[VHDL编程] leading-zero
说明:对于32位寄存器前导零个数的计数,一个简单的程序-32 registers a leading zero number of counts, a simple procedure<陈茂鑫> 在 2025-02-25 上传 | 大小:1kb | 下载:0