[VHDL编程] ts_rate

说明：ISO13818-1 TS包头查找同步算法，同时按照TR101290规范检测同步的各种错误-ISO13818-1 TS header to find synchronization algorithm, while simultaneously detected by TR101290 various error norms
<gc.wu> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] watchdog

说明：看门狗，出于对单片机运行状态进行实时监测的考虑,产生的一种专门用于监测单片机程序运行状态的芯片-Watchdog, the microcontroller running for real-time monitoring considerations, produced a special run for monitoring the status of the chip microcontroller program
<chentianwu> 在 2025-04-23 上传 | 大小：468kb | 下载：0

[VHDL编程] caideng

说明：霓虹灯控制器，用VHDL实现彩灯的控制，可以实现摇摆状态、暗点循环、逐个点亮逐个熄灭-Neon controller to control lights with the VHDL implementation, can swing state, dark spots cycle-by-light one by one off
<chentianwu> 在 2025-04-23 上传 | 大小：283kb | 下载：0

[VHDL编程] reconfigurable-computing

说明：面向图像处理的可重构计算系统结构 大连理工大学硕士论文 -For image processing reconfigurable computing architecture master' s thesis, Dalian University of Technology
<王传伟> 在 2025-04-23 上传 | 大小：2.99mb | 下载：0

[VHDL编程] mid-filter

说明：mid-filter 中值滤波算法的原理及核心代码 word版-mid-filter median filter and the core principles of the code word version
<王传伟> 在 2025-04-23 上传 | 大小：56kb | 下载：0

[VHDL编程] COUNT60

说明：这是一个用VHDL语言编写的60进制秒计数器。欢迎下载。-This is a VHDL language with 60 decimal seconds counter. Welcome to download.
<Wang> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD_KEBOAD

说明：LCD KEYOAD Viế t cho VHDL
<LE THANH LAM> 在 2025-04-23 上传 | 大小：852kb | 下载：0

[VHDL编程] USB

说明：USB CY7C68013 键盘发送 VHDL FPGA-USB CY7C68013 keypad VHDL FPGA
<旧娃娃> 在 2025-04-23 上传 | 大小：1.19mb | 下载：0

[VHDL编程] USB--LCD

说明：USB+LCD1602的现实 USB芯片CY7C68013 可以显示任意数-USB+ LCD1602 reality CY7C68013 USB chip can display any number of
<旧娃娃> 在 2025-04-23 上传 | 大小：2.9mb | 下载：0

[VHDL编程] FPGA_statu-machine

说明：FPGA 编程中常用的状态机编写风格和代码。开发环境为ISE10.1.-FPGA programming state machines commonly used in writing style and code.Development environment for ISE10.1.
<lijin> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_divdier

说明：veilog中的常用分频器，包括2分频 4分频 8分频等 开发环境为ise8.2-veilog commonly used in the dividers, including the 2 frequency divided by 4 divided by 8, such as development environment for ise8.2
<lijin> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog_n_evendivider

说明：verilog 中很好的n倍奇数分频器，开发环境为ISE10.1，仿真环境为modesim6.3-n times in good verilog odd divider, the development environment for ISE10.1, simulation environment for the modesim6.3
<lijin> 在 2025-04-23 上传 | 大小：208kb | 下载：0