资源列表
[VHDL编程] POS_PHY_RTL
说明:VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.-Five POSPHY LEVEL3 Verilog circuit descr iption can be integrated, has been tested.<徐新颜> 在 2025-01-11 上传 | 大小:61kb | 下载:0
[VHDL编程] CpldExampleForS3c2410
说明:在三星ARM2410嵌入式开发板上,使用ALTERA公司EPM7032对信号进行逻辑处理<杨文博> 在 2025-01-11 上传 | 大小:50kb | 下载:0
[VHDL编程] shuzizhongshehi
说明:能实现数字钟中时间的显示,并可对小时,分钟,秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust<huofeng> 在 2025-01-11 上传 | 大小:92kb | 下载:0
[VHDL编程] RS232_Interrupt_Code_niosII
说明:串口中断_niosII.rar 解压密码:www.21control.com<严友> 在 2025-01-11 上传 | 大小:3kb | 下载:0
[VHDL编程] DSP_BUILDER_DESIGN
说明:DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程,正弦信号发生器完整的设计过程,以及使用Matlab、quartusII\modelsim详细的仿真过程。-DSP Builder preliminary design, introduce Matlab/DSP Builder and its design flow, sinusoidal signal generator complete desig<yehui> 在 2025-01-11 上传 | 大小:1.31mb | 下载:0