[VHDL编程] FIR

说明：此文件包括FIR滤波器的设计对EDA的介绍，以及用VHDL语言实现FIR滤波器的FPGA实现-This document includes the design of FIR filters on the EDA
<solor1985> 在 2024-11-16 上传 | 大小：2.41mb | 下载：0

[VHDL编程] S6_VGA_change

说明：verilog源代码，quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行，-Verilog source code, quartusII works. Procedures to achieve VGA timing. VGA graphics display control output. QuartusII in the direct run-off,
<李晨> 在 2024-11-16 上传 | 大小：2.45mb | 下载：0

[VHDL编程] lcd

说明：用FPGA来控制2*16LCD的程序，采用VHDL语言来编写，并且我把他转换为verilog语言，有意者请联系；
<赵雯> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Electronwatch

说明：This a vhdl programme for realise an electron watch by max-plus II. The function includes time showing and time setting. It may be extended to other functions like alarming clock and so forth.
<施红希> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SystemOfTaxiFeeBasedOnVerilogHDL

说明：摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。 关键词：Verilog HDL；电子自动化设
<杨轶帆> 在 2024-11-16 上传 | 大小：207kb | 下载：0

[VHDL编程] oneperiod

说明：将正弦波分割，数字化处理，即dds技术，为verilog做准备-Will be sinusoidal segmentation, digital processing, that is, dds technology, ready to do for the Verilog
<严新文> 在 2024-11-16 上传 | 大小：3kb | 下载：0

[VHDL编程] fifo

说明：使用Verilog语言编写，把FPGA配置成一个fifo-The use of Verilog language, the FPGA configuration into a fifo
<achesser> 在 2024-11-16 上传 | 大小：19kb | 下载：0

[VHDL编程] smj_etester

说明：脉宽测试仪FPGA芯片的VHDL核心程序-Pulse width Tester FPGA chip VHDL core procedures
<孙明杰> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_verilog

说明：简化的串口通信，去掉了奇偶校验位，波特率为9600，测试通过，fpga型号为xinlinx vp20-Simplified serial communication, removing the parity bit, the baud rate to 9600, test, fpga model xinlinx vp20
<刘红亮> 在 2024-11-16 上传 | 大小：5kb | 下载：0

[VHDL编程] ADC0809

说明：VerlogHDL 代码，对AD0809读取的数据显示译码，采取查找表的方式
<刘红亮> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] AD9851

说明：用VHDL语言编写的DDS正弦函数发生器-Using VHDL language DDS sine function generator
<cfsword> 在 2024-11-16 上传 | 大小：489kb | 下载：0

[VHDL编程] min_max_finder_part3_M4

说明：给定一组数据，从这一组数据中找出他们的最大值和最小值-to get the maximam and minimam of a series of numbers
<czd> 在 2024-11-16 上传 | 大小：1kb | 下载：0