资源列表

« 1 2 ... .55 .56 .57 .58 .59 1760.61 .62 .63 .64 .65 ... 4311 »

[VHDL编程VHDL_TipsTricks

说明:tips to design fir filter step by step
<datta> 在 2025-03-23 上传 | 大小:515kb | 下载:0

[VHDL编程Cyclone-FPGA-Family-Data-Sheet

说明:Cyclone FPGA Family 数据手册。讲述altera公司的FPGA的相关器件。主要用于选型。-Cyclone FPGA Family Data Sheet. Altera about the company' s FPGA-related devices. Mainly used for selection.
<rokcy> 在 2025-03-23 上传 | 大小:684kb | 下载:0

[VHDL编程reed3_ise10migration

说明:reed solomon encoder
<gunjan> 在 2025-03-23 上传 | 大小:746kb | 下载:0

[VHDL编程AES-algorithm-design

说明:基于FPGA的AES算法芯片设计实现,文中具体给出了测试的运行时间等数据-AES algorithm for FPGA-based chip design to achieve
<menshuang> 在 2025-03-23 上传 | 大小:119kb | 下载:0

[VHDL编程open8_urisc_latest.tar

说明:opencores urisc code
<wangwei> 在 2025-03-23 上传 | 大小:73kb | 下载:0

[VHDL编程altiumPdesigner3

说明:基于NB板的FPGA的开发与应用。。。Altium 公司出厂自带的-NB DEVELOP
<ue> 在 2025-03-23 上传 | 大小:4.62mb | 下载:0

[VHDL编程fpga1244131245d

说明:基于FPGA的FIR数字滤波器的设计与实现。滤波器设计参数可实现17阶和32阶线性相位FIR滤波器-FPGA-based FIR digital filter design and implementation. Filter design parameters can be achieved on 17 order and 32 order linear phase FIR filter
<> 在 2025-03-23 上传 | 大小:2.23mb | 下载:0

[VHDL编程cpu-design

说明:VHDL设计的一个可综合的精简指令集的CPU,加上外围模块,类似与51单片机,当然还缺少很多功能,只是雏形,供大家交流-VHDL design of an integrated RISC CPU, coupled with external modules, exhausted and 51 single-chip, of course, the lack of many features, but prototype for all
<lzy> 在 2025-03-23 上传 | 大小:2.75mb | 下载:0

[VHDL编程impuls

说明:for QUARTUS 2.0 and more. Synchronous Detector Pulses
<SHUR!K> 在 2025-03-23 上传 | 大小:120kb | 下载:0

[VHDL编程one_bit_cpu

说明:one bit CPU AHDL QUARTUS 2.0 and more
<SHUR!K> 在 2025-03-23 上传 | 大小:121kb | 下载:0

[VHDL编程VHDL-translation-in-Russian

说明:VHDL translation in Russian
<SHUR!K> 在 2025-03-23 上传 | 大小:6.54mb | 下载:0

[VHDL编程Lab07_DigitalLock

说明:Design and Implementation of a vhdl based Digital Lock
<getsatish_hyd> 在 2025-03-23 上传 | 大小:163kb | 下载:0
« 1 2 ... .55 .56 .57 .58 .59 1760.61 .62 .63 .64 .65 ... 4311 »

源码中国 www.ymcn.org