[VHDL编程] jiaotongdeng

说明：本程序采用verilog语言实现交通灯的模拟，很有实用价值！有具体的程序！-This procedure uses verilog language simulation of traffic lights, very practical! Has a specific program!
<欢欢> 在 2025-03-22 上传 | 大小：393kb | 下载：0

[VHDL编程] Verilog_CY7C68013-SLAVE-FIFO

说明：用VERILOG 编写 CY7C68013 usb数据采集SLAVE FIFO模式驱动程序 ，已验证过-Prepared with the VERILOG CY7C68013 usb data acquisition SLAVE FIFO mode driver, has proven
<高亮> 在 2025-03-22 上传 | 大小：652kb | 下载：0

[VHDL编程] 1

说明：基于VerilogHDL的DDS设计与仿真论文-The DDS-based design and simulation VerilogHDL Papers
<源泉> 在 2025-03-22 上传 | 大小：58kb | 下载：0

[VHDL编程] FIR-FPGA

说明：一种基于FPGA的高效FIR滤波器的设计与实现 -An efficient FIR filter based on FPGA of design and implementation
<陈小子> 在 2025-03-22 上传 | 大小：248kb | 下载：0

[VHDL编程] SystemVerilog-for-Verification--2nd-Ed

说明：This a system verilog book.-This is a system verilog book.
<sikki> 在 2025-03-22 上传 | 大小：1.86mb | 下载：0

[VHDL编程] CANCS

说明：用的是able语言 编写的一段程序 可以参考学习使用-Is able to use a program written in a language can refer to learn to use
<zhangyujia> 在 2025-03-22 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu

说明： 设计一个简化的处理器（字长8位），并使其与内存MEM连接，协调工作。用VHDL以RTL风格描述。该处理器当前执行的指令存放在指令寄存器IR中。处理器的指令仅算逻指令和访问内存指令）。-Design a simplified processor (8-bit word length), and connect it with the memory MEM, and coordination. Described with VHDL in
<jinxf> 在 2025-03-22 上传 | 大小：4.52mb | 下载：0

[VHDL编程] nios-ii

说明：ALTERA 公司NIOSII收集的一些资料，对学习NIOSII应该很有帮助-NIOSII ALTERA company collected some information should be helpful in learning NIOSII
<xiongzhixin> 在 2025-03-22 上传 | 大小：20.87mb | 下载：0

[VHDL编程] CRC

说明：Cyclic redundancy check code (16-bit) Very good code verified code
<veerender> 在 2025-03-22 上传 | 大小：148kb | 下载：0

[VHDL编程] rs_231_modified

说明：Reed solomon codes (231 message information)
<hr> 在 2025-03-22 上传 | 大小：1.21mb | 下载：0

[VHDL编程] rsa.tar

说明：good working RSA code with testbench
<veerender> 在 2025-03-22 上传 | 大小：7kb | 下载：0

[VHDL编程] firewire.tar

说明：VHDL firewire code with tested files using modelsim
<veerender> 在 2025-03-22 上传 | 大小：98kb | 下载：0