资源列表

« 1 2 ... .25 .26 .27 .28 .29 1730.31 .32 .33 .34 .35 ... 4311 »

[VHDL编程Verilog

说明:fpga使用代码大全,很有用的,,谢谢下载,我没什么说的了,住学习愉快-fpga using the Code Complete, very useful, Thank you to download, I have nothing to say about it, learning to live happily
<苟春国> 在 2025-03-20 上传 | 大小:239kb | 下载:0

[VHDL编程MIPS

说明:MIPS设计 QuatusII通过,无错误,有仿真波形-MIPS design QuatusII through, no error, there is simulated waveforms
<夸克> 在 2025-03-20 上传 | 大小:5.8mb | 下载:0

[VHDL编程Xbox-360-Downgrade

说明: xbox360 downgrader for xbox360 console
<sakthivel> 在 2025-03-20 上传 | 大小:3.76mb | 下载:0

[VHDL编程CPU

说明:使用VHDL语言实现了一个两级流水线的CPU,-VHDL language using a two-stage pipeline of the CPU,
<lishanshan> 在 2025-03-20 上传 | 大小:2.07mb | 下载:0

[VHDL编程FPGA-Taxi-billing-system

说明:这是一个用VHDL语言编写的较全面的出租车计费系统,可以实现计费,显示时间,所走路程以及停车时间的显示,算法相对复杂,但可移植性很强,占用逻辑资源相对较少-This is a VHDL language with a more comprehensive taxi billing system, can achieve billing, display time, the walking distance and the stoppin
<yonbin> 在 2025-03-20 上传 | 大小:174kb | 下载:0

[VHDL编程Camera_Interface_Verilog

说明:该源代码包是基于片上系统的摄像头接口的Verilog语言程序,它包括以下5部分:RTL源代码,测试平台,软件仿真C代码,FPGA综合时的sdc和ucf文件,说明文档。-This source code package is the camera interface module based on the SoC use Verilog language. It has the following 5 parts: RTL code, t
<jinjin> 在 2025-03-20 上传 | 大小:340kb | 下载:0

[VHDL编程shumaxianshi

说明:用8个数码显示管显示八位数字。采用的期间为CL5461AS共阴极四位数码管(低电平点亮),用FPGA实现电路控制。-Digital display with 8 LED display eight digits. CL5461AS were used during the four LED cathode (low light), with the FPGA implemented circuit control.
<落雪晚霞> 在 2025-03-20 上传 | 大小:1.51mb | 下载:0

[VHDL编程traffic-light-control

说明:采用VHDL语言实现交通灯开关并且计时功能的控制-Using VHDL language and the timing function of traffic lights control switch
<kaikai> 在 2025-03-20 上传 | 大小:1.39mb | 下载:0

[VHDL编程statemachine

说明:RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器,输出其除以7所得的余数(4位)-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder
<Gary> 在 2025-03-20 上传 | 大小:1kb | 下载:0

[VHDL编程add3

说明:used to add three 4bit numbers
<cyril> 在 2025-03-20 上传 | 大小:1kb | 下载:0

[VHDL编程and4

说明:used for logical and-ing two 1-bit numbers
<cyril> 在 2025-03-20 上传 | 大小:1kb | 下载:0

[VHDL编程mult

说明:used for multiplexing
<cyril> 在 2025-03-20 上传 | 大小:1kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 1730.31 .32 .33 .34 .35 ... 4311 »

源码中国 www.ymcn.org